超过460,000+ 应用技术资源下载
docx

xilinx ise

  • 1星
  • 日期: 2015-11-12
  • 大小: 3.11MB
  • 所需积分:3分
  • 下载次数:
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: xilinx

xilinx ise 14.7入门级教程

文档内容节选

Xilinx ISE Design Suite147开发流程由  于 星期三 05062015 1544 发表1打开ISE Design Suite1472新建项目 FileNew Project一般新建一个文件夹来保存项目3选择设备平台我这里是basys2开发板的,所以我根据这款板子选择配置4项目总览5项目创建完成6新建源文件 选择Verilog Module 填入File Name 然后next端口可设置可不设置这里我先设置了文件总览7编写硬件代码8编译文件,编译通过后可以查看RTl视图,或者添加ucf约束文件,也可以做仿真参考ISim仿真 9添加ucf约束文件,跟建院文件一样,不过这里选择IMplementation Constraints File ,填写File name ,然后next,接着finish10编写约束文件10再次编译 11配置目标设备 12下载到板子上 边缘扫描初始设备有的同学可能扫描不到设备,这可能是驱动没装好选择文件选完之后不选SPi or BPI PROM 选 no一般测试不选,如果要固化就可以选择确定一下文件是否选对了烧录 在第一颗芯片右键,然后点......

Xilinx ISE Design Suite14.7开发流程由  于 星期三, 05/06/2015 - 15:44 发表1、打开ISE Design Suite14.72、新建项目 File--New Project(一般新建一个文件夹来保存项目)3、选择设备平台(我这里是basys2开发板的,所以我根据这款板子选择配置)4、项目总览5、项目创建完成6、新建源文件 选择Verilog Module 填入File Name 然后next端口可设置可不设置(这里我先设置了)文件总览7、编写硬件代码8、编译文件,编译通过后可以查看RTl视图,或者添加ucf约束文件,也可以做仿真(参考ISim仿真) 9、添加ucf约束文件,跟建院文件一样,不过这里选择IMplementation Constraints File ,填写File name ,然后next,接着finish10、编写约束文件10、再次编译 11、配置目标设备 12、下载到板子上 边缘扫描初始设备(有的同学可能扫描不到设备,这可能是驱动没装好)选择文件选完之后不选SPi or BPI PROM 选 no(一般测试不选,如果要固化就可以选择)确定一下文件是否选对了烧录 在第一颗芯片右键,然后点Program烧录成功13、观察板子现象(如果不正常,可查一下自己的代码有没有问题或者ucf约束文件有没有绑定好,如果没问题,在重新编译一次)文章来源:
更多简介内容

推荐帖子

有关Xilinx ISE 13.4 XST的问题
用Xilinx ISE (13.4) Project Navigator,创建一个新的工程时遇到以下一个问题,希望能得到大家的帮助! 创建新工程的第一步(截图“问题1_1”)没有遇到问题; 创建新工程的第二步(截图“问题1_2”)遇到了问题:
daweinana FPGA/CPLD
有用过XILINX ISE 12.4的MIG的么
有用过XILINX ISE中的MIG的么?为什么我用的这个生成的.ucf文件在translate的时候报错?ERROR:ConstraintSystem:59 - Constraint [hmem/user_design/par/hmem.ucf(36)]: NET   "in
coeviler FPGA/CPLD
【设计工具】Prototyping a residential gateway using Xilinx ISE
This paper presents a residential gateway (RG) prototyping process using Xilinx Integrated Software Environment (ISE) version 6.1i. The RG was designed for broadband residential multiservices based on
小笼包 FPGA/CPLD
【设计工具】 XILINX ISE 设计视频 与Modelsim 6.5仿真
$('swf_iul').innerHTML=AC_FL_RunContent('width', '550', 'height', '400', 'allowNetworking', 'internal', 'allowScriptAccess', 'never', 'src', encodeURI('http://player.youku.com/player.php/sid/XMjc5NzM0
鑫海宝贝 FPGA/CPLD
【设计工具】Xilinx ISE software teaching aid for Diploma's students
VHDL is widely used in programming PLDs such as CPLD, FPGA and etc. Introducing VHDL to Diploma students is an advantage. Since VHDL is a hardware description language, teaching and learning process m
小笼包 FPGA/CPLD
XILINX ISE14.6生成bit流失败
设计的综合、布线等等都可以经过。当产生bit流时会显示如下错误: ERROR:PhysDesignRules:1383 - Issue with pin connections and/or configuration on block:: . For RAMMODE programming set with DPRAM64 or SPRAM64 or SRL32 the DI1 input
daiwenzhou FPGA/CPLD

评论


个人中心

意见反馈

求资源

回顶部

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子

搜索下次设计所需的
TI 器件

● 目前在售器件有45,000款
● 6.99美元标准运费,不受时间和地点限制
● 无最低起订量要求

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })