pdf

用于片上电源管理的LDO电压调节器

  • 1星
  • 日期: 2020-07-28
  • 大小: 5.27MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 开关电源

开关电源是利用现代电力电子技术,控制开关管开通和关断的时间比率,维持稳定输出电压的一种电源,开关电源一般由脉冲宽度调制(PWM)控制IC和MOSFET构成。

近年来,由于移动设备的发展,低压IC系统的发展迅速。低压要求源于IC技术的缩减规模以及移动设备由电池供电的事实。即使电源电压降低,现代IC系统的功耗也不一定低。先进的移动电话和平板电脑利用GPU来提高图形性能,并采用具有高时钟速度的四核CPU。这些IC在电源管理方面具有很高的动态负载,因为该设备在大多数时间都处于空闲状态,并且偶尔需要快速的电流脉冲。这些特性给电源管理设计提出了严峻的挑战,因为稳压器应具有高性能,而消耗的功率却很少,以节省电池寿命。低压差稳压器由于其精度高,器件面积小和输出噪声低而被广泛用于为低压IC系统供电。  。由于输入和输出端子之间的压差较小且静态电流消耗较低,因此它们比传统稳压器具有更高的效率。现代LDO稳压器通常利用PMOS功率晶体管进行功率门控,从而使稳压器能够在低压差条件下工作。尽管电压降很小,但是PMOS在瞬态响应和晶体管尺寸方面有一些缺点,这增加了LMOS稳压器中NMOS传输器件的普及度。  PMOS门控稳压器的瞬态响应性能下降是由输出节点中的高输出阻抗引起的。将NMOS用作功率晶体管可降低输出阻抗,从而改善稳压器的瞬态特性[1]。此外,由于电荷载流子迁移率的差异[2],PMOS的面积可以是NMOS的三倍。由于功率晶体管占据了裸片的大部分面积,因此最小化其尺寸对于实现更大的集成度至关重要。  NMOS型传输晶体管的主要缺点是压差高,降低了可达到的最大效率。但是,可以通过使用较高的栅极电压来驱动NMOS来降低压降。这将在第3节中讨论。常规LDO稳压器通常使用1至10  F的片外输出电容器来确保稳定性[3]。大电容还改善了LDO的瞬态性,以在负载电流迅速增加或减少的情况下提供或存储电荷。然而,外部电容器确实需要额外的PCB面积,这在现代便携式设备(如手机和平板电脑)中非常有限。大型片外电容器不利于SoC环境中的嵌入式稳压器。这导致了无电容LDO稳压器的发展[4]。由于无法在芯片上集成大电容,因此必须减小输出电容器的尺寸。电容的降低引起了LDO设计的两个主要挑战:稳定性和瞬态响应。由于输出电容器必须很小,因此必须在内部对调节器进行补偿。此外,稳压器需要快速响应快速瞬变,因为片上电容器的电荷供应和存储能力有限。

Development  of  low-voltage  IC  systems  has  advanced  rapidly  in  recent  years  mostlydue  to  the  evolution  of  mobile  devices.  Low-voltage  requirement  derives  fromdownscaling  of  IC  technology  and  the  fact  that  mobile  devices  are  powered  bybatteries.  Even  though  the  supply  voltages  are  lowered,  the  power  consumption  of  amodern  IC  system  is  not  necessarily  low.  State-of-the-art  mobile  phones  and  tabletsutilize  GPUs  for  graphical  performance  and  quad-core  CPUs  with  high  clock  speeds.These  ICs  are  highly  dynamic  loads  for  power  management  since  the  device  is  idlingfor  most  of  the  time  and  occasionally  requires  fast  current  pulses.  These  propertiescreate  a  significant  challenge  for  power  management  design,  since  voltage  regulatorsshould  have  high  performance  while  consuming  little  power  to  conserve  battery  life.Low-dropout  regulators  are  widely  used  to  power  low-voltage  IC  systems  because  oftheir  accuracy,  small  device  area  and  low  output  noise.  They  offer  improvedefficiency  over  conventional  regulators,  due  to  smaller  dropout  voltage  betweeninput  and  output  terminals  and  lower  quiescent  current  consumption.Modern  LDO  regulators  often  utilize  PMOS  power  transistors  for  power  gatingwhich  allows  the  regulator  to  function  with  a  low  dropout  voltage.  Although  thevoltage  drop  is  small,  PMOS  has  a  few  drawbacks  in  terms  of  transient  response  andtransistor  size  which  has  increased  popularity  of  NMOS  pass  devices  in  LDOregulators.  Degraded  transient  response  of  PMOS-gated  regulators  derives  from  highoutput  impedance  seen  in  the  output  node.  Utilizing  NMOS  as  a  power  transistorreduces  the  output  impedance,  improving  the  transient  properties  of  the  regulator  [1].In  addition,  the  area  of  PMOS  can  be  three  times  larger  than  NMOS  due  to  thedifference  in  charge  carrier  mobility  [2].  Since  the  power  transistor  occupies  most  ofthe  die  area,  minimizing  its  size  is  crucial  to  allow  larger  scale  of  integration.  Themain  disadvantage  of  NMOS  type  pass  transistors  is  high  dropout  voltage  whichdegrades  the  maximum  achievable  efficiency.  The  dropout  can  be  however  loweredby  using  higher  gate  voltage  to  drive  the  NMOS;  this  will  be  discussed  in  Section  3.Conventional  LDO  regulators  often  utilize  off-chip  output  capacitors  ranging  from1  to  10  μF  to  ensure  stability  [3].  The  large  capacitor  also  improves  the  transientability  of  the  LDO,  providing  or  storing  charge  in  case  load  current  increases  ordecreases  rapidly.  The  external  capacitor  does  however  require  additional  PCB  areawhich  is  very  limited  in  modern  portable  devices  such  as  mobile  phones  and  tablets.Large  off-chip  capacitors  are  not  favorable  for  embedded  regulators  in  SoCenvironments.  This  has  lead  to  increased  development  of  capacitorless  LDOregulators  [4].  Since  large  capacitances  cannot  be  integrated  on-chip,  the  size  of  theoutput  capacitor  has  to  be  decreased.  The  reduction  in  capacitance  induces  two  majorchallenges  in  LDO  design:  stability  and  transient  response.  Since  the  output  capacitorhas  to  be  small,  the  regulator  has  to  be  compensated  internally.  In  addition,  theregulator  needs  to  respond  quickly  to  fast  transients  since  the  on-chip  capacitor  haslimited  capacity  in  supplying  and  storing  charge

更多简介内容

推荐帖子

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×