pdf

JESD204B IP 内核用户指南

  • 1星
  • 日期: 2020-08-30
  • 大小: 2.65MB
  • 所需积分:3分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: JESD204B

JESD204B

AlteraJESD204BIP内核是数模(DAC)或模数(ADC)转换器的一种高速点对点串行接口,用于传输数据到FPGA器件。这种单向串行接口运行在13.5Gbps的最大数据速率上。该协议提供了较高的带宽、低I/O数并且支持通道数和数据速率的可扩展性。JESD204BIP内核通过引进Subclass1和Subclass2以实现了确定性延迟,从而解决了多器件同步。

JESD204BIP内核包含:?介质访问控制(MAC)—控制链路状态和字符替换的数据链路层(DLL)模块。

?物理层(PHY)—物理编码子层(PCS)和物理介质附加子层(PMA)模块。

JESD204BIP内核不包含控制帧装配和拆卸的传输层(TL)。TL和测试组件提供为设计实例组件的一部分,该设计实例组件可以对不同的转换器件定制设计。

更多简介内容

推荐帖子

评论

登录/注册

意见反馈

求资源

回顶部

datasheet推荐 换一换

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })