首页资源分类FPGA/CPLD其他 > 《Verilog的135个经典设计实例》

《Verilog的135个经典设计实例》

已有 435094个资源

下载专区

FPGA/CPLD热门资源

本周本月全部

文档信息举报收藏

标    签:FPGAVerilog

分    享:

文档简介

《Verilog的135个经典设计实例》均出自王金明:《 Verilog HDL 程序设计教程》,文中介绍了包括各种不同类型的加减法器,选择器,频率锁存等数字电路模块。

文档预览

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高员外,我们会尽快处理。