datasheet
超过460,000+ 应用技术资源下载
pdf

IC封装中寄生参数的研究_BJ_06

  • 1星
  • 日期: 2013-11-01
  • 大小: 1.02MB
  • 所需积分:1分
  • 下载次数:1
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: IC封装中寄生参数的研究_BJ_06

IC封装中寄生参数的研究_BJ_06

文档密级:内部公开 IC封装中寄生参数的研究 深南电路有限公司 仿真工程师 刘延祺 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 2 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 3 1、系统速率提高带来的问题 文档密级:内部公开 IEEE 1Tbs Ethernet IEEE 400Gbs Ethernet IEEE 100Gbs Ethernet IEEE 40Gbs Ethernet IEEE 10GBase-T/LRM IEEE 10GBase-X/R/W OIF CEI-25G-LR OIF CEI-28G-SR IEEE 1000Base-T OIF CEI-6G OIF CEI-11G 40G/100G以太网标准在2010年提出(IEEE 802.3ba),下一代 400G以太网标准将在2015年推出,以推进云计算平台的建设。 4 1、系统速率提高带来的问题 文档密级:内部公开 随着系统工作频率越来越高,信号周期越来越短,上升沿越 发陡峭,对于系统中的寄生参数以及结构连续性变得更加敏感。 5 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 6 2、寄生参数对于封装设计的挑战 文档密级:内部公开 如右图所示即为封装中的信号传输 线示意图,每根信号线都可以等效成 有损传输线的一阶T型SPICE模型等效 电路图。 那么如何优化信号线的电性能这个 问题就转换成如何控制RLC寄生参数, 使得传输系统对于信号的损失最小。 7 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 8 3、实例分析一款封装的寄生参数 文档密级:内部公开 封 装 设 计 的 参 数 : 锡 球 324 个 , 球 间 距 0.8mm , 基 板 尺 寸 15mm×15mm,Die厚度为200um,采用wirebond工艺,单Die的BGA 封装,封装基板为4层板,Layer1为信号层,Layer2为地层,Layer3为电 源层,Layer4为信号层。 9 3、实例分析一款封装的寄生参数 文档密级:内部公开 使用Sigrity的XtractIM软件进行寄生电感的提取,曲线如上图所 示。通过减少金线的长度和缩短信号线来控制整个信号线路的寄生电 感。可以看到整个信号线寄生电感降低了大约1nH。 10 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 11 文档密级:内部公开 4、Wire bond工艺与Flip Chip工艺讲解 上图显示了WIRE BOND工艺与FLIP CHIP工艺的典型区别,即 wire bond使用的是引线键合的方式,通过金丝线或者铜丝线将晶圆 (Die)的pad与封装基板连接起来;Flip Chip 将晶圆(Die)倒置, 通过焊锡直接将晶圆的pad与封装基板线路层相连。 12 文档密级:内部公开 4、Wire bond工艺与Flip Chip工艺讲解 Wirebond实物切片图 FC实物切片图 13 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 14 文档密级:内部公开 5、FC工艺对于封装电性能方面的改进 15 文档密级:内部公开 5、FC工艺对于封装电性能方面的改进 16 文档密级:内部公开 5、FC工艺对于封装电性能方面的改进 17 文档密级:内部公开 5、先进封装中寄生参数对DDR3系统影响分析 我们使用了Sigrity 的System SI软件搭建了一个DDR3系统 链路,通过协同仿真,来验证电源网络的寄生电感不同情况下 电源纹波噪声情况。 18 文档密级:内部公开 5、先进封装中寄生参数对DDR3系统影响分析 19 文档密级:内部公开 C目 录 ONTENTS 1 系统速率提高带来的问题 2 寄生参数对封装设计带来的挑战 3 实例分析一款封装寄生参数 4 Wirebond工艺与Flip Chip工艺讲解 5 FC工艺对于封装电性能方面的改进 6 结论 20 6、结论 文档密级:内部公开 高速信息时代给工程师们带来了更为复杂的设计问题,对于 封装设计工程师来说,能够更好的解读信号完整性对芯片封装的 影响,才能设计出更高性能的IC芯片。通过采用更为先进的封装 工艺辅助仿真软件进行封装设计的方法成为了封装设计的主流方 法,我们通过选择合适的封装类型为客户规避可能出现的信号问 题,我们通过辅助使用仿真软件发现已经存在的设计问题,并消 除它们对信号的不良影响,从而实现高性能IC设计的目的。 21
更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })