超过460,000+ 应用技术资源下载
docx

MP3文件解析

  • 1星
  • 日期: 2020-02-24
  • 大小: 1.88MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: MP3文件解析格式

 ID3:

一般位于一个mp3文件的开头或末尾的若干字节内,记录该mp3文件的歌手、标题、专辑名称、年代、风格等信息,ID3分位两个版本,V1版ID3在文件末尾的固定128字节,以TAG字符开头,若没有则认为无ID3V1信息,V2版ID3位于mp3的开头,长度可变。

ü  采样率:

每秒从连续信号中提取并组成离散信号的采样个数,它用赫兹(Hz)来表示,采样率是指将模拟信号转换成数字信号时的采样频率,也就是单位时间内采样多少点,采样频率越高声音的还原就越真实越自然,在当今的主流采集卡上,采样频率一般共分为22.05KHz、44.1KHz、48KHz三个等级,22.05KHz只能达到FM广播的声音品质,44.1KHz则是理论上的CD音质界限,48KHz则更加精确一些。

ü  比特率:

比特率是指每秒传送的比特(bit)数。单位为bps(Bit Per Second),比特率越高,传送的数据越大。在音频、视频领域,比特率常翻译为码率,比特率表示经过编码(压缩)后的音、视频数据每秒钟需要用多少个比特来表示,而比特就是二进制里面最小的单位,要么是0,要么是1。比特率与音、视频压缩的关系,简单的说就是比特率越高,音频、视频的质量就越好,但编码后的文件就越大;如果比特率越少则情况刚好相反。

比特率=采样率*采样位数*声道数

ü  码率/码流/位率:

是指音频、视频文件在单位时间内使用的数据流量,通俗一点的理解就是取样率,是音频、视频编码中质量控制中最重要的部分,一般我们用的单位是Kb/s、Mb/s。一般来说码流越大,压缩比就越小,质量就越高。码流越大,说明单位时间内取样率越大,数据流,精度就越高,处理出来的文件就越接近原始文件

ü  编码:

从信息论的观点来看,描述信源的数据是信息和数据冗余之和,即:数据=信息+数据冗余。音频信号在时域和频域上具有相关性,也即存在数据冗余。将音频作为一个信源,音频编码的实质是减少音频中的冗余。

自然界中的声音非常复杂,波形极其复杂,通常我们采用的是脉冲代码调制编码,即PCM编码。PCM通过抽样、量化、编码三个步骤将连续变化的模拟信号转换为数字编码

更多简介内容

推荐帖子

树莓派室内环境监控器 Pimoroni Enviro
  Enviro  专为室内监控而设计,可让您测量温度,压力,湿度,光线和噪音等级。  特征: BME280  温度,  压力,  湿度  传感器 LTR-559  光线  和  接近  传感器 MEMS  I2S数字麦克风   0.96英寸彩色LCD(160×80) Pimoroni兼容插座 尺寸和形状与Pi Zero * 65x30x8.5mm
dcexpert DIY/开源硬件专区
【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module
本文和设计代码由FPGA爱好者小梅哥编写,未经作者许可,本文仅允许网络论坛复制转载,且转载时请标明原作者。       这个报错很明显,是说你在例化的时候,被例化的模块中有个信号并不存在于真正的模块设计中,例如,用户编写一个二选一多路器模块,模块端口如下表左侧所示,但是在testbench或上层模块例化使用该模块时,例化内容如下表右侧所示:  
小梅哥 【Altera SoC】
【工程源码】基于FPGA的AHT10温湿度传感器实验
功能描述:     左边部分的数码管显示的是当前相对湿度:46.2%     右边部分的数码管显示的是当前的温度:28.6℃ AHT10模块是3.3V供电,所以接线的时候就近接在GPIO0的3.3V供电附近 具体接线方式: SCL接PIN_D3 SDA接PIN_E5     http://bbs.eeworld.com.cn/forum.php?mod=a
小梅哥 【Altera SoC】
【实用工具】一键合并sof和NIOS的elf软件程序为jic文件
文件分成两个版本, “合并sof和elf生产jic文件脚本.rar”为EP4CE10+EPCS16的版本,适用于小梅哥所有以EP4CE6、EP4CE10 FPGA芯片开发的FPGA开发板。如AC620、AC601、Starter等等 “合并sof和elf生产jic文件脚本 - 4ce30.rar”为EP4CE30+EPCS64的版本,适用于小梅哥所有以EP4CE30、EP4CE40 FPGA芯
小梅哥 【Altera SoC】
初学28335入门总结
这个时候回过头来看整个DSP的程序框架已经很清晰了,对于工程项目中哪些文件需要哪些文件不需要也不会那么迷惘。 再次惠顾一下main函数及整个程序框架: .h类型的头文件:对每个寄存器的地址进行声明,因为我们编写程序的时候不想写成0X0056(寄存器地址)=0x0001(数据);这样太不方便。 2、下面的文件作用:这是TI为我们搭建好的平台框架。要了解它我们从main函数去看:
fish001 【微控制器 MCU】
FPGA学习——Verilog简介
1、简介         Verilog HDL是一种硬件描述语言,专门用于设计数字系统,比如网络交换机,微处理器,存储器,甚至简单的触发器。利用Verilog HDL,用户可以在任何层次(Level)上设计任何数字电路。一个简单的D触发器代码如下: 1 // D flip-flop Code 2 module d_ff ( d, clk, q, q_bar); 3
YvanEE 【Altera SoC】

评论


个人中心

意见反馈

求资源

回顶部
电源设计技术资料
点击获取

TI最新应用解决方案

工业电子 汽车电子 个人电子

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })