datasheet
超过460,000+ 应用技术资源下载
rar

VerilogHDL编写乘法器

  • 1星
  • 日期: 2013-07-01
  • 大小: 34.49KB
  • 所需积分:1分
  • 下载次数:5
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: VerilogHDL编写乘法器

乘法器大致有三类实现,1)反复式乘法器(Iterative Structure Multiplier)即移位累加乘法器,2)阵列式乘法器(Array Structure Multiplier),3)树状结构乘法器(Tree Structure Multiplier)。反复式面积最小,但耗时钟数最多;阵列式乘法器速度快些,结构规则,但关键路径时延和面积都随乘数被乘数的比特位同比递增;现多采用树状结构乘法器,即部分积+压缩树+最终加法器结构,如Booth编码器+Wallace树+CLA加法器。附件是1个17x17的树状结构乘法器实现pdf文件。

更多简介内容

评论

下载专区


TI 参考设计资源库

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })