rar

PCI+EXPRESS体系结构导读(PDF)

  • 1星
  • 日期: 2013-07-01
  • 大小: 65.1MB
  • 所需积分:1分
  • 下载次数:285
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: PCI

PCI(Peripheral Component Interconnect)是 一种由英特尔(Intel)公司1991年推出的用于定义局部总线的标准。此标准允许在计算机内安装多达10个遵从PCI标准的扩展卡。从1992年创立规范到如今,PCI总线已成为了计算机的一种标准总线。 PCI总线取代了早先的ISA总线。当然与在PCI总线后面出现专门用于显卡的AGP总线,与现在PCI Express总线相比,速度要慢,但是PCI能从1992用到现在,说明他有许多优点,比如即插即用(Plug and Play)、中断共享等。 从数据宽度上看,PCI总线有32bit、64bit之分;从总线速度上分,有33MHz、66MHz两种。目前流行的是32bit @ 33MHz,而64bit系统正在普及中。改良的PCI系统,PCI-X,最高可以达到64bit @ 133MHz,这样就可以得到超过1GB/s的数据传输速率。

EXPRESS

EXPRESS

体系结构

体系结构

前言

第Ⅰ篇 PCI体系结构概述

第1章 PCI总线的基本知识

1.1 PCI总线的组成结构

1.1.1 HOST主桥

1.1.2 PCI总线

1.1.3 PCI设备

1.1.4 HOST处理器

1.1.5 PCI总线的负载

1.2 PCI总线的信号定义

1.2.1 地址和数据信号

1.2.2 接口控制信号

1.2.3 仲裁信号

1.2.4 中断请求等其他信号

1.3 PCI总线的存储器读写总线事务

1.3.1 PCI总线事务的时序

1.3.2 Posted和NonPosted传送方式

1.3.3 HOST处理器访问PCI设备

1.3.4 PCI设备读写主存储器

1.3.5 Delayed传送方式

1.4 PCI总线的中断机制

1.4.1 中断信号与中断控制器的连接关系

1.4.2 中断信号与PCI总线的连接关系

1.4.3 中断请求的同步

1.5 PCIX总线简介

1.5.1 Split总线事务

1.5.2 总线传送协议

1.5.3 基于数据块的突发传送

1.6 小结

第2章 PCI总线的桥与配置

2.1 存储器域与PCI总线域

2.1.1 CPU域、DRAM域与存储器域

2.1.2 PCI总线域

2.1.3 处理器域

2.2 HOST主桥

2.2.1 PCI设备配置空间的访问机制

2.2.2 存储器域地址空间到PCI总线域地址空间的转换

2.2.3 PCI总线域地址空间到存储器域地址空间的转换

2.2.4 x86处理器的HOST主桥

2.3 PCI桥与PCI设备的配置空间

2.3.1 PCI桥

2.3.2 PCIAgent设备的配置空间

2.3.3 PCI桥的配置空间

2.4 PCI总线的配置

2.4.1 Type01h和Type00h配置请求

2.4.2 PCI总线配置请求的转换原则

2.4.3 PCI总线树Bus号的初始化

2.4.4 PCI总线Device号的分配

2.5 非透明PCI桥

2.5.1 Intel 21555中的配置寄存器

2.5.2 通过非透明桥片进行数据传递

2.6 小结

第3章 PCI总线的数据交换

3.1 PCI设备BAR空间的初始化

3.1.1 存储器地址与PCI总线地址的转换

3.1.2 PCI设备BAR寄存器和PCI桥Base、Limit寄存器的初始化

3.2 PCI设备的数据传递

3.2.1 PCI设备的正向译码与负向译码

3.2.2 处理器到PCI设备的数据传送

3.2.3 PCI设备的DMA操作

3.2.4 PCI桥的Combining、Merging和Collapsing

3.3 与Cache相关的PCI总线事务

3.3.1 Cache一致性的基本概念

3.3.2 PCI设备对不可Cache的存储器空间进行DMA读写

3.3.3 PCI设备对可Cache的存储器空间进行DMA读写

3.3.4 PCI设备进行DMA写时发生Cache命中

3.3.5 DMA写时发生Cache命中的优化

3.4 预读机制

3.4.1 指令预读

3.4.2 数据预读

3.4.3 软件预读

3.4.4 硬件预读

3.4.5 PCI总线的预读机制

3.5 小结

第Ⅱ篇 PCIE xpress体系结构概述

第4章 PCIe总线概述

4.1 PCIe总线的基础知识

4.1.1 端到端的数据传递

4.1.2 PCIe总线使用的信号

4.1.3 PCIe总线的层次结构

4.1.4 PCIe链路的扩展

4.1.5 PCIe设备的初始化

4.2 PCIe体系结构的组成部件

4.2.1 基于PCIe架构的处理器系统

4.2.2 RC的组成结构

4.2.3 Switch

4.2.4 VC和端口仲裁

4.2.5 PCIe_t0.PCI/PCI.x桥片

4.3 PCIe设备的扩展配置空间

4.3.1 Power Management Capability结构

4.3.2 PCI Express CapaJbility结构

4.3.3 PCI Express Extended Capabilities结构

4.4 小结

第5章 Montevilna的MCH和ICH

5.1 PCI总线0的Device0设备

5.1.1 EPBAR寄存器

5.1.2 MCHBAR寄存器

5.1.3 其他寄存器

5.2 Montevina平台的存储器空间的组成结构

5.2.1 Legacy地址空间

5.2.2 DRAM域

5.2.3 存储器域

5.3 存储器域的PCI总线地址空间

5.3.1 PCI设备使用的地址空间

5.3.2 PCIe总线的配置空间

5.4 小结

第6章 PCIe总线的事务层

6.1 TLP的格式

6.1.1 通用TLP头的Fmt字段和Type字段

6.1.2 TC字段

6.1.3 Attr字段

6.1.4 通用TLP头中的其他字段

6.2 FLP的路由

6.2.1 基于地址的路由

6.2.2 基于ID的路由

6.2.3 隐式路由

6.3 存储器、I/O和配置读写请求TLP

6.3.1 存储器读写请求TLP

6.3.2 完成报文

6.3.3 配置读写请求TLP

6.3.4 消息请求报文

6.3.5 PCIe总线的原子操作

6.3.6 TLP Processing Hint

6.4 TLP中与数据负载相关的参数

6.4.1 Max-Payload-Size参数

6.4.2 Max-Read-Request-Size参数

6.4.3 RCB参数

6.5 小结

第7章 PCIe总线的数据链路层与物理层

7.1 数据链路层的组成结构

7.1.1 数据链路层的状态

7.1.2 事务层如何处理DL_Down和DL_Up状态

7.1.3 DLLP的格式

7.2 ACK/NAK协议

7.2.1 发送端如何使用ACK/NAK协议

7.2.2 接收端如何使用ACK/NAK协议

7.2.3 数据链路层发送报文的顺序

7.3 物理层简介

7.3.1 PCIe链路的差分信号

7.3.2 物理层的组成结构

7.3.3 8/10b编码与解码

7.4 小结

第8章 PCIe总线的链路训练与电源管理

8.1 PCIe链路训练简介

8.1.1 链路训练使用的字符序列

8.1.2 Electrical Idle状态

8.1.3 Receivel Detect识别逻辑

8.2 LTSSM状态机

8.2.1 Detect状态

8.2.2 Polling状态

8.2.3 Configuration状态

8.2.4 Recovery状态

8.2.5 LTSSM的其他状态

8.3 PCIe总线的ASPM

8.3.1 与电源管理相关的链路状态

8.3.2 IJD状态

8.3.3 LDs状态

8.3.4 L1状态

8.3.5 L2状态

8.4 PCIPM机制

8.4.1 PCIe设备的D-State

8.4.2 D-State的状态迁移

8.5 小结

第9章 流量控制

9.1 流量控制的基本原理

9.1.1 Rate-Based流量控制

9.1.2 Credit-Based流量控制

9.2 Credit-Based机制使用的算法

9.2.1 N123算法和N123+算法

9.2.2 N23算法

9.2.3 流量控制机制的缓冲管理

9.3 PCIe总线的流量控制

9.3.1 PCIe总线流量控制的缓存管理

9.3.2 Current节点的Credit

9.3.3 VC的初始化

9.3.4 PCIe设备如何使用FCF

9.4 小结

第10章 MSI和MSI-×中断机制

10.1 MSI/MSI-X Capability结构

10.1.1 MSI Capability结构

10.1.2 MSI-X Capability结构

10.2 PowerPC处理器如何处理MSI中断请求

10.2.1 I中断机制使用的寄存器

10.2.2 系统软件如何初始化PCIe设备的MSI Capability结构

10.3 x86处理器如何处理MSI-X中断请求

10.3.1 Message Address字段和Message Data字段的格式

10.3.2 FSB Interrupt Message总线事务

10.4 小结

第11章 PCI/PCIe总线的序

11.1 生产/消费者模型

11.1.1 生产/消费者的工作原理

11.1.2 生产/消费者模型在PCI/PCIe总线中的实现

11.2 PCI总线的死锁

11.2.1 缓冲管理引发的死锁

11.2.2 数据传送序引发的死锁

11.3 PCI总线的序

11.3.1 PCI总线序的通用规则

11.3.2 Delayed总线事务的传送规则

11.3.3 PCI总线事务通过PCI桥的顺序

11.3.4 LOCK,Delayed和Posted总线事务间的关系

11.4 PCIe总线的序

11.4.1 TLP传送的序

11.4.2 ID-Base Ordering

11.4.3 MSI报文的序

11.5 小结

第12章 PCIe总线的应用

12.1 Capric卡的工作原理

12.1.1 BAR空间

12.1.2 Capric卡的初始化

12.1.3 DMA写

12.1.4 DMA读

12.1.5 中断请求

12.2 Capric卡的数据传递

12.2.1 DMA写使用的TLP

12.2.2 DMA读使用的TLP

12.2.3 Capric卡的中断请求

12.3 基于PCIe总线的设备驱动

12.3.1 Caprie卡驱动程序的加载与卸载

12.3.2 Caprie卡的初始化与关闭

12.3.3 Capric卡的DMA读写操作

12.3.4 Capric卡的中断处理

12.3.5 存储器地址到PCI总线地址的转换

12.3.6 存储器与Cache的同步

12.4 Capric卡的延时与带宽

12.4.1 TLP的传送开销

12.4.2 PCIe设备的DMA读写延时

12.4.3 Capric卡的优化

12.5 小结

第13章 PCIe总线与虚拟化技术

13.1 I0MMU

13.1.1 IOMMU的工作原理

13.1.2 IA处理器的VT-d

13.1.3 AMD处理器的IOMMU

13.2 ATS(Address Translation Services)

13.2.1 TLP的AT字段

13.2.2 地址转换请求

13.2.3 Invalidate ATC

13.3 SR.1 0V与MR-IOV

13.3.1 SR-IOV技术

13.3.2 MR-IOV技术

13.4 小结

第Ⅲ篇 Linux与PCI总线

第14章 Linux PCI的初始化过程

14.1 Linuxx86对PCI总线的初始化

14.1.1 pcibus_class_init与pci_driver_init

……

第15章 LinuxPCI的中断处理

参考文献

更多简介内容

推荐帖子

MSP430 FRAM实现能量采集的经验
    对于很多人来说,第一次接触能量采集可能是在早期使用太阳能便携式计算器的时候,虽然如今这种类型的计算器已不再是主流,但是它所使用的技术和理念仍然应用于我们的日常生活中。目前,我们在许多的应用中都能看到能量采集的身影,例如传感器节点、风力涡轮机和室内供能应用等。不过,即使对于这项技术的讨论较之前已经有了很大的发展,当涉及到能量采集时,开发人员仍然面临着与数十年前一样的挑战。     为了在不
火辣西米秀 微控制器 MCU
有奖直播|罗彻斯特电子为您细说:半导体停产后的挑战与解决方案
随着技术的不断创新,元器件制造商加速了产品迭代,愈加频繁地签发元器件停产(EOL)通知,使得元器件产品的生命周期不断缩短。 这无疑给元器件供应链管理带来了巨大挑战,而对于生命周期较长的应用则是难上加难,如航空航天、通讯、医疗、工业控制、军工等行业。关键元器件停产将导致重新设计产品、中断生产线、甚至是付出高昂费用却采购了假冒伪劣器件。 罗彻斯特电子将为您细数半导体新技术的更迭和产业分工带
EEWORLD社区 综合技术交流
【ESK32-360测评】电位器调节LCD文字颜色
HT32F1654自带的开发包使用起来非常方便 将ADC相应的代码移入LCD例程就可以实现通过LCD显示ADC数据 控制文字颜色的函数是void LCD_TextColorSet(u16 Color) 通过传入一个16位的RGB565数据可实现对文本颜色的控制“text color of RGB 5-6-5.” 12位ADC能采集到的数据范围是0~4095 R
littleshrimp 国产芯片交流
MSP430单片机调试接口和JTAG仿真器原理图
SP430单片机调试接口简介 MSP430F1、F2、F4系列产品中,采用的是4线JTAG接口。也即TMS(模式选择)、TCK(JTAG时钟信号)、TDO(数据输出)、TDI(数据输入)。 在4线制的JTAG接口中,TI公司有定义一个常规的14pin接口方式   而在MSP430F2系列产品中,包含了两种JATG接口界面,一种是上述所说的4线制JTAG。另一种是MSP430F20xx
fish001 微控制器 MCU
MSP430f149头文件详解
msp430f149头文件详解 #ifndef __msp430x14x #define __msp430x14x /************************************************************ * STANDARD BITS *******************************************************
火辣西米秀 微控制器 MCU
跨时钟域为什么要双寄存器同步
         随着设计规模的不断攀升,各种接口外设琳琅满目,时钟“满天飞”就不可避免(注意这里的“满天飞”不是滥用,意指时钟频率多、时钟扇出多)。而一个设计中,不同时钟频率之间你来我往更是在所难免。那么,这就出现了题目中的跨时钟域的同步问题?怎么办?十年不变的老难题。为了获取稳定可靠的异步时钟域送来的信号,一种经典的处理方式就是双寄存器同步处理(double synchronizer)
ove学习使我快乐 FPGA/CPLD

评论

BruceLone
非常不错的资料,感谢。
2020-07-12 15:32:44回复
Rexliang
很难找的资源,非常感谢!
2020-01-03 14:03:50回复
joe0806441
感谢分享非常实用
2019-12-14 16:19:32回复
Mask~
感谢分享!!
2019-12-04 14:03:53回复
magnate123
非常好,实用
2019-12-03 10:34:14回复
yang5215986
感谢先生,感谢
2019-09-16 13:46:11回复
趙小焰
正想研究PCIE...非常感谢
2019-08-22 22:44:00回复
xiaoxiaoyang123
正在研读这本书,学习pcie技术,争取早日上手调试
2019-08-08 18:08:06回复
itolpesdm
非常感谢王齐先生, 也感谢共享资料,正在学习PCIE在X86上边的使用,之前学习了POWERPC下的PCI驱动
2019-07-16 09:57:15回复
wangbingyo
好东西。正在研究PCIE!!!
2018-10-15 17:43:32回复
登录/注册

意见反馈

求资源

回顶部

datasheet推荐 换一换

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })