首页资源分类PCB layout > 高速串行差分信号的PCB设计与仿真

高速串行差分信号的PCB设计与仿真

已有 445109个资源

下载专区

上传者其他资源

    文档信息举报收藏

    标    签:高速串行差分信号的PCB设计与仿真

    分    享:

    文档简介

    高速串行差分信号的PCB设计与仿真

    文档预览

    信息技术 2008 NO.11( 下) China New Technologies and Products 中国新技术新产品 高速串行差分信号的 PCB 设计与仿真 邹丽丽 章世华 董湘麟 ( 苏州市中科集成电路设计中心,江苏 苏州 215021) 摘 要:随着电子设计技术的不断进步,要求更高速率信号的互连。 在传统并行同步数字信号的数位和速率将要达到极限的情况下,开始转向 从高速串行信号寻找出路。 HyperTanspor(t by AMD) , Infiniband(by Intel),PCI-Express( by Intel) 等第三代 I/O 总线标准( 3GI/O) 不约而同地将 低压差分信号( LVDS) 作为下一代高速信号电平标准。 本文将从 LVDS 信号仿真、设计,等多方面探讨合适的 LVDS 信号的实现。 关键词:LVDS;PCB 设计;仿真;信号完整性 1 前言 随着近几年对速率的要求快速提高, 新的 总线协议不断的提出更高的速率。 传统的总线 协议已经不能够满足要求了。 串行总线由于更 好的抗干扰性,和更少的信号线,更高的速率获 得了众多设计者的青睐。 而串行总线又尤以差 分信号的方式为最多。 而在我们的项目中的 PCI- Express 串 行 信 号 线 正 采 用 了 LVDS 技 术 。 所 以 以 下 的 叙 述 中 都 以 串 行 信 号 中 LVDS 信 号 为代表讲述。 2 串行 LVDS 信号的 PCB 设计 2.1 差分信号的概念和优点 差分信号( Differential Signal) 在高速 电 路 设 计中的应用越来越广泛, 电路中最关键的信号 往往都要采用差分结构设计。 何为差分信号? 通 俗地说, 就是驱动端发送两个等值、 反相的信 号, 接收端通过比较这两个电压的差值来判断 逻 辑 状 态“ 0”还 是“ 1”,而 承 载 差 分 信 号 的 那 一 对走线就称为差分走线。 差分信号与普通的单 端信号走线相比, 最明显的优势体现在以下三 个方面: 抗干扰能力强。 因为两根差分走线之间的 耦合很好,当外界存在噪声干扰时,几乎是同时 被耦合到两条线上, 而接收端关心的只是两信 号的差值, 所以外界的共模噪声可以被完全抵 消。 能 有 效 抑 制 EMI。 由 于 两 根 信 号 的 极 性 相 反,他们对外辐射的电磁场可以相互抵消。 耦合 的越紧密,互相抵消的磁力线就越多。 泄露到外 界的电磁能量越少。 时序定位精确。 由于差分信号的开关变化 是位于两个信号的交点, 而不像普通单端信号 依靠高低两个阀值电压判断,因而受工艺,温度 的影响小,能降低时序上的误差,同时也更适合 于 低 幅 度 信 号 的 电 路 。 目 前 流 行 的 LVDS( low voltage differential signaling) 就是指这种小振幅 差分信号技术。 2.2 LVDS 信号在 PCB 上的设计要点 LVDS 信号被广泛应 用 于 计 算 机 、通 信 以 及 消费电子领域 ,并 被 以 PCI-Express 为 代 表 的 第 三代 I/O 标 准 中 采 用 , 而 在 我 们 的 项 目 中 PCIExpress 信号正是采用的是 LVDS 信号。 LVDS 信 号不仅是差分信号,而且还是高速数字信号。 因 此 LVDS 传输媒质不 管 使 用 的 是 PCB 线 还 是 电 缆, 都必须采取措施防止信号在媒质终端发生 反射, 同时应减少电磁干扰以保证信号的完整 性。 只要我们在布线时考虑到以上这些要素,设 计高速差分线路板并不很困难。 下面简要介绍 LVDS 信号在 PCB 上的设计要点: 布成多层板。 有 LVDS 信号的电路板一般都 要布成多层板。 由于 LVDS 信号属于高速信号, 与其相邻的层应为地层,对 LVDS 信号进行屏蔽 防止干扰。 对于密度不是很大的板子,在物理空 间条件允许的情况下,最好将 LVDS 信号与其它 信号分别放在不同的层。 例如,在四层板中,通 常可以按以下进行布层 :LVDS 信 号 层 、地 层 、电 源层、其它信号层。 LVDS 信号阻抗计算与控制。 LVDS 信号的 电压摆幅只有 350mV,适于电流驱动的差分信号 方式工作。 为了确保信号在传输线当中传播时 不受反射信号的影 响 ,LVDS 信 号 要 求 传 输 线 阻 抗受控,通常差分阻抗为 100+/-10Ω。 阻抗控制 的好坏直接影响信号完整性及延迟。 如何对其 进行阻抗控制呢? 确定走线模式 、参 数 及 阻 抗 计 算 。 LVDS 分 外层微带线差分模式和内层带状线差分模式。 阻抗可以通过合理设置参数, 利用相关软件计 算得出。 通过计算, 阻抗值与绝缘层厚度成正 比,与介电常数、导线的厚度及宽度成反比。 走平行等距线及紧耦合原则。 确定走线线 宽及间距后, 在走线时严格按照计算出的线宽 和间距,两线的间距要一直保持不变,也就是要 保持平 行( 可 以 放 图) 。 同 时 在 计 算 线 宽 和 间 距 时最好遵守紧耦合的原则, 也就是差分对线间 距小于或等于线宽。 当两条差分信号线距离很 近时,电流传输方向相反,其磁场相互抵消,电 场相互耦合,电磁辐射也要小得多。 而且要两条 线走在同一层,避免分层走线。 因为在 PCB 板的 实际加工过程中, 由于层叠之间的层压对精确 度大大低于同层蚀刻精度, 以及层压过程中的 介质流失, 不能保证差分线的间距等于层间介 质厚度,会造成层间差分对的差分阻抗变化。 走短线、直线。 为确保信号的质量,LVDS 差 分对走线应该尽可能地短而直, 减少布线中的 过孔数, 避免差分对布线太长, 出现太多的拐 弯,拐弯处尽量用 45°或弧线,避免 90°拐弯。 不同差分线对间处理。 LVDS 对走线方式的 选择没有限制,微带线和和带状线均可,但是必 须注意要有良好的参考平面。 对不同差分线之 间 的 间 距 要 求 间 隔 不 能 太 小 , 至 少 应 大 于 3-5 倍差分线间距。 必要时在 不同差分线对之间加地孔 隔离以防止相互间的串 扰。 LVDS 信号尽量远离其 它信号。 LVDS 差 分 信 号 不 可 以跨平面分割。 尽管两根 差分信号互为回流路径, 跨分割不会割断信号的回 流, 但是跨分割部分的传 输线会因为缺少参考平面 而导致阻抗的不连续 ( 如 图 1 所示,其中 GND1、GND2 为 LVDS 相邻的地 平面) 。 接收端的匹配电阻的布局。 对接收端的匹 配电阻到接收管脚的距离要尽量靠近。 同时匹 配电阻的精度要控制。 对于点到点的拓扑,走线 的阻抗通常控制在 100Ω, 但匹配电阻可以根据 图 1 差分对线 实际的情况进行调整。 电阻的精确度最好是 1% -2%。 因为根据经验,10%的阻抗不匹配 就 会 产 生 5%的反射。 3 串行 LVDS 信号的仿真分析 以 上 分 析 了 LVDS 信 号 设 计 时 必 须 注 意 的 事项, 虽然在 PCB 设计的时候一般都会遵守以 上的规则进行, 但是为了能够提高设计的正确 性 和 准 确 行 必 须 对 PCB 进 行 信 号 完 整 行 仿 真 , 通过仿真得到信号的串扰、延时、反射和眼图波 形,从而达到设计即正确的目标。 信号完整性问题的仿真流程是先建立元器 件的仿真模型, 然后进行前仿真确定布线过程 的参数和约束条件, 物理实现阶段按照约束条 件进行设计,最后进行后仿真,验证设计是否满 足设计要求。 在整个流程中模型的精确性直接 影响仿真的结果, 而在前仿真和后仿真阶段用 到的仿真分析方法对于仿真结果同样至关重 要,而 在 本 设 计 中 采 用 了 精 确 度 较 高 的 spice 模 型。 下面结合实际的项目来说明仿真在本设计 的实施过程。 3.1 PCB 叠层设置 由 上 面 的 分 析 知 道 ,PCB 板 的 叠 层 设 置 和 信号的耦合以及阻抗计算都有着密切的关系, 所 以 在 开 始 PCB 设 计 之 前 必 须 进 行 叠 层 设 计 , 然后进行信号的阻抗计算。 在本设计中的叠层 设计见下图: 图 2 叠层设计 由于 PCB 密度较高,本设计采用 10 层板的 叠层结构, 经过合理的安排叠层厚度, 通过 allegro 计算,表面微带和内层带状线的差分线在 线宽 6㏕线间距 6㏕时,阻抗理论计算值分别为 100.1 和 98.8Ω。 符合阻抗控制要求。 3.2 设置直流电压值 中国新技术新产品 - 23 - 中国新技术新产品 2008 NO.11( 下) China New Technologies and Products 这一步骤主要是为某些特定的网络 ( 一般 是 电 源 地 等) 指 定 其 直 流 电 压 值 ,确 定 DC 电 压 加在网络上, 执行 EMI 仿真需要确定一个或 多 个电压源管脚, 这些电压值包涵了模型在仿真 过程中使用的参考电压信息。 3.3 器件设置 在 allegro 仿真的时候 allegro 会把器件分成 三 大 类 :IC、连 接 器 和 分 立 器 件( 电 阻 电 容 等) , allegro 会 依 据 器 件 类 型 来 给 器 件 的 管 脚 分 配 仿 真 属 性 , 分 立 器 件 和 连 接 器 的 管 脚 属 性 为 UP- SPEC, 而 IC 的 管 脚 属 性 可 以 为 IN、OUT 和 BI 等。 3.4 模型分配 在板级高速 PCB 仿真过程中主要用要的模 型有器件模型和传输线模型。 器件模型一般是 由器件生产厂家提供的。 在高速串行信号中,我 们采用的是精度 更 高 的 SPICE 模 型 来 进 行 仿 真 分析。 传输线模型则是通过仿真软件建模形成 的。 信号在传输时,传输线会使得信号完整性问 题突出, 因此仿真软件对传输线精确建模的能 力直接影响仿真结果。 图 3:差分对线模型 b:带状线 c: 微带线 而信号路径和返回路径所在的传输线不可 能是理想的导体,因此它们都有有限的电阻,电 阻的大小由传输线的长度和横截面积决定。 任 何传输线都可以划分为一系列串接线段。 同样 的在传输线之间的介质也不可能是理想的绝缘 体,漏电流总是存在的。 实际的传输线模型由无 数个短线段组成,短线段的长度趋于零。 关 于 传 输 线 的 模 型 是 allegro 自 动 分 配 的 。 仿真的时候主要是分配器件模型。 3.5 SI 检查 SI Audit 功 能 是 用 来 检 查 某 一 个 特 殊 的 网 络或者一群网络是否能够被提取出来进行分 析,一般就是设置我们需要关注的高速网络,本 设计主要关注 LVDS 串行信号。 3.6 提取网络拓扑 从 PCB 中 提 取 待 关 注 信 号 的 拓 扑 结 构 ,一 般包括驱动端和接收端, 以及传输线和相关的 匹配电阻电容等, 可以从拓扑结构中看出该网 络经过那些路径, 那些会对信号的传输造成影 响。 本文仅以其中一个信号的网络拓扑图为例: 如图 4 所示: 3.7 查看波形 以上的相关步骤设置好以后就可以进行仿 真了,allegro 可以进行信号的反射仿真、 串扰仿 真,差分线还要进行眼图分析。 当然仿真也分前 仿真和后仿真, 在利用 allegro 进行 PCB 设计的 时候还需要结合仿真的结果实时的对设计进行 修改以达到符合要求的目的。 由于仿真过程复 杂,步骤繁琐,在此不一一进行描述, 差分对的布线有两点要注意, 一是两条线 的长度要尽量一样长, 等长是为了保证两个差 分信号时刻保持相反极性,减少共模分量。 另一 是两线的间距(此间距由差分阻抗决定)要一直 保持不变,也就是要保持平行。 平行的方式有两 种 ,一 为 两 条 线 走 在 同 一 走 线 层(side-by-side), 一 为 两 条 线 走 在 上 下 相 邻 两 层(over-under)。 一 般以前者 side-by-side 实现的方式较多。 等距则 主要是为了保证两者差分阻抗一致,减少反射。 对差分对的布线方式应该要适当的靠近且平 行。 所谓适当的靠近是因为这间距会影响到差 分阻抗(differential impedance)的 值, 此 值 是 设 计 差分对的重要参数。 需要平行也是因为要保持 差分阻抗的一致性。若两线忽远 忽近, 差分阻抗就会不一致, 就 会 影 响 信 号 完 整 性 (signal in- tegrity) 及 时 间 延 迟 (timing de- lay)。 从仿真的 S 参数曲线 图 可 以 分 析 差 分 对 的 差 分 阻 抗 (dif- ferential impedance), 以 及 信 号 完整性。 下面给出本设计中的关键 信号仿真波形以供加以说明。 从 仿 真 图 例 图 5 看 到 ,S11 在 0 -3.0GHz 的 频 域 范 围 内 其 最 劣 化 的 指 标 为 :-16.770db 以 下 ,S22( 粉 红 色 的 曲 线) 也 不 劣 于 -17db。 这 说 明 该 差 分 对 的 差分阻抗(differential impedance) 信息技术 接近设计指标,信号完整性得到了保证。 通过差分对 IN,OUT 的 HSPICE 仿真, 图 6 显示的结果:差分对线的对称良好。 结论 通过以上的仿真分析可知, 在 PCB 的设 计 阶段对于高速 LVDS 信号的各项要求都能达到, 而经过实际的 PCB 生产也证明了该设计的正确 性,该产品运行稳定,完全能达到 PCI-express 高 速数据传输的要求,可靠性高。 由本文的分析可知, 在高速串行信号的设 计中,不仅考虑电路设计,其板图设计和仿真分 析也同样的重要, 而且随着信号的频率越来越 大,影响信号的延时、串扰、信号完整性等的因 素越来越复杂。 同时控制这些因素的影响也越 来越困难,工程师必须深入的分析布线设计、借 助精确的模型、有效的仿真和科学的分析方法, 才能给复杂的高速设计以正确的指导, 减少修 正周期确保设计成功。 参考文献 [1] 周润景,袁伟亭《 Cadence 高速电路板设计与 仿真( 第 2 版)》 ,电子工业出版社,2007 [2] Howard Johnson, Martin Graham. 高速 数 字 设 计[M] ,电 子 工 业 出 版 社 ,2004 [3] Douglas Brooks, Signal integrity issues and printed circuit board design, Prentice Hall PTR, 2003 [4] 吴建强,Pspice 仿真实践,哈尔滨工业大学出 版 社 ,2001 [5] Lynne Green, IBIS models for high-speed in- terfaces, Cadence design systems, INC,2003. 图 5 差分对线仿真 S 参数曲线 - 24 - 图 4 差分对线的网络拓扑 中国新技术新产品 图 6 差分对 IN,OUT 的 HSPICE 仿真图

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。