首页资源分类应用技术测试测量 > TR5001T_類比及數位測試理論_

TR5001T_類比及數位測試理論_

已有 445117个资源

下载专区

文档信息举报收藏

标    签:TR5001T_類比及數位測試理論_

分    享:

文档简介

TR5001T_類比及數位測試理論_

文档预览

TR5001T Series Tiny In-Circuit Test System 使用手冊 – 類比及數位測試理論 Ver. 1.0.0 June 05, 2011 Test Research Inc. TR5001T Tiny In-Circuit Test System 使用手冊----類比及數位測試理論 ver.1.0.0 Copyright © 2011 Test Research Inc. All rights reserved. 這份文件只有客戶或者 TRI 人員,為了要運用在 TR5001T 測試系統時,才能夠被印製或是影 印使用,任何其他方面的用途必須先獲得 TRI 公司的許可才行。 硬體規格跟軟體版本視情況需要改變時,並不會另行通知。 TRI 會作出最好的努力,讓客戶知道任何關於產品方面的升級、修改或是汰舊換新的消息。 所有的商品命名和商標都是 TRI 專有的資產。 倘若對此手冊有任何的指教跟意見,請 e-mail 到下列的電子信箱: sales@tri.com.tw 此外, 標題上請註明―TR5001T 使用手冊---類比及數位測試理論‖。 www.tri.com.tw TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Contents 1 簡介 ______________________________________________________ 1 2 類比元件測試原理 ___________________________________________ 2 2.1 Open/Short 測試原理...................................................................................... 2 2.2 為什麼要使用短路群 ....................................................................................... 3 2.3 如何形成短路群 .............................................................................................. 4 2.3.1 如何決定 Raw THD 之值 ................................................................ 5 2.3.2 短路測試原理 ................................................................................. 6 2.3.3 短路測試之下的延長時間 ............................................................... 7 2.3.4 OPI 與 SPI 測試............................................................................. 9 2.4 Jumper 測試原理 .......................................................................................... 10 2.4.1 模式 0 (使用開路/短路(OPS)量測) ..................................................10 2.4.2 模式 1 (使用電阻量測)...................................................................10 2.4.3 模式 2 (使用電阻量測)...................................................................10 2.4.4 模式 3 (ops->res) ............................................................................10 2.5 電阻量測....................................................................................................... 11 2.5.1 電阻測試原理 ................................................................................11 2.5.2 定電流源量測 模式 0 .....................................................................13 2.5.3 低電流之定電流源量測模式 1........................................................14 2.5.4 快速電阻測詴模式 2 ......................................................................15 2.5.5 隔離理論的 模式 0 和 模式 1 .........................................................16 2.5.6 隔離理論的 模式 2 ........................................................................18 2.5.7 交流相位測試 (模式 3, 模式 4, 模式 5)...........................................20 2.5.8 電阻四線量測 模式 6 (4-Wire Res) ................................................21 2.5.9 電阻四線測試模式 7 (4-Wire Res, HW) .........................................22 2.5.10 電阻六線量測 模式 8 (6-Wire Res) ................................................23 2.6 電容測試原理................................................................................................ 24 2.6.1 運用定電流源的測試方式 ..............................................................24 2.6.2 運用交流電壓的測試方法 ..............................................................26 2.6.3 交流相位量測 ................................................................................27 2.6.4 測量電容 (模式 0, 1, 2, 3, 9) ..........................................................29 2.6.5 測量電容/並聯電阻 (模式 5, 6, 7)...................................................30 2.6.6 直流電流源測試電容(模式 4, 8, 13 , 19) ........................................31 2.6.7 交流電壓 1KHZ 相位 ( 模式 12).....................................................33 2.6.8 交流電壓 100K 相位, 模式 14 .....................................................34 2.6.9 交流電壓 1MHZ 四線量測,(模式 15) ..............................................35 2.6.10 交流電壓 1KHZ SMD, (模式 11) ....................................................36 2.7 電感量測....................................................................................................... 37 2.7.1 電感量測原理 ................................................................................37 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.7.2 2.7.3 2.7.4 測量電感 (模式 0, 1, 2, 3, 9) ..........................................................39 Lx // Rx (模式 5, 6, 7) ....................................................................39 電感四線量測 ................................................................................41 2.8 電晶體 .......................................................................................................... 42 2.8.1 測量 VCE (模式 3, 4).....................................................................43 2.8.2 Hfe 的測量 ....................................................................................45 2.9 FET 量測 ...................................................................................................... 50 2.9.1 測試模式 .......................................................................................50 2.9.2 模式 14 .........................................................................................51 2.9.3 模式 15 .........................................................................................52 2.9.4 模式 18 .........................................................................................53 2.9.5 模式 19 .........................................................................................54 2.9.6 模式 20 .........................................................................................55 2.9.7 模式 21 .........................................................................................56 2.9.8 模式 28 .........................................................................................57 2.9.9 模式 29 .........................................................................................58 2.9.10 模式 30 .........................................................................................58 2.9.11 模式 31 .........................................................................................58 2.9.12 運用雙電壓源的 FET 測試方法......................................................59 2.9.13 模式 26 .........................................................................................59 2.9.14 模式 27 .........................................................................................60 2.10 Clamping Diode 測試原理 ............................................................................ 62 2.10.1 Clamping Diode 測試的硬體配置 ..................................................62 2.11 Agilent TestJet 測試技術以及理論 ................................................................ 63 2.12 三端電容極性量測技術 ................................................................................. 65 2.12.1 三端電容極性軟硬體需求 ..............................................................65 2.12.2 三端電容極性測試原理..................................................................65 2.12.3 三端電容極性測試程式說明...........................................................68 2.13 Diode Test.................................................................................................... 70 2.13.1 Diode Test 模式 ............................................................................70 2.13.2 二極體硬體配置 (模式 0, 1, 24, 25) ...............................................71 2.13.3 類型 D 的硬體配置 ( 模式 5, 6) ......................................................74 2.14 HV 測試........................................................................................................ 75 2.14.1 HV 模式 2 到模式 21 的硬體配置...................................................75 2.14.2 HV 模式 2 和 3 的硬體配置............................................................78 2.14.3 HV 模式 4 和 模式 5 的硬體設置....................................................78 2.14.4 HV 模式 6 和 模式 13 的硬體配置 .................................................79 2.14.5 HV 模式 14 和 模式 21 的硬體配置 .................................................79 2.15 SCR 測試 ..................................................................................................... 80 2.15.1 測試模式 .......................................................................................80 2.15.2 測試類型 .......................................................................................80 2.15.3 測試規格 .......................................................................................80 ii TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.15.4 測試理論 .......................................................................................80 2.16 Photo Coupler 測試 (Photo 電晶體 測試) ...................................................... 82 2.16.1 測試模式 .......................................................................................82 2.16.2 測試類型 .......................................................................................82 2.16.3 測試理論 .......................................................................................82 3 數位元件測試理論 __________________________________________ 84 3.1 I2C2 的基本概念............................................................................................ 84 3.2 P2C 的基本概念 ........................................................................................... 88 3.3 MWIRE Serial EEPROM 的基本概念............................................................ 89 3.4 SPI Serial Memory 的基本概念..................................................................... 90 3.4.1 UIR ...............................................................................................90 3.4.2 Library 格式 ..................................................................................93 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Figures Figure 1: 計算電阻.........................................................................................................2 Figure 2: 待測物的電阻值 .............................................................................................3 Figure 3: 短路群例子 1 ..................................................................................................4 Figure 4: 短路群例子 2 ..................................................................................................4 Figure 5: 短路群例子 3 ..................................................................................................5 Figure 6: 短路群例子 4 ..................................................................................................5 Figure 7: 粗測的硬體配置 1 ...........................................................................................6 Figure 8: 粗測的硬體配置 2 ...........................................................................................6 Figure 9: 假性短路.........................................................................................................7 Figure 10:設定 Delay time on OPS Range Setting........................................................8 Figure 11: Jumper 測試範例 ........................................................................................10 Figure 12: 定電流源.....................................................................................................11 Figure 13: 定電壓源.....................................................................................................11 Figure 14: 定電流源量測,模式 0 ................................................................................13 Figure 15: 快速量測,模式 2 .......................................................................................15 Figure 16: 模式 1,電路沒有隔離點.............................................................................16 Figure 17: 電路有隔離點..............................................................................................17 Figure 18: 模式 2,電路沒有隔離點.............................................................................18 Figure 19: 模式 2,電路有隔離點 ................................................................................19 Figure 20: 交流相位測試..............................................................................................20 Figure 21: 四線量測,模式 6 .......................................................................................21 Figure 22: 四線量測,模式 7 ......................................................................................22 Figure 23: 六線量測電路附有隔離點 ............................................................................23 Figure 24: 測量大電容的電路.......................................................................................24 Figure 25: V 和 T 之間的關係.......................................................................................25 Figure 26: 用固定的 Sine 波到 DUT 上.........................................................................26 Figure 27: 測量電容/並聯電阻......................................................................................26 Figure 28: 電壓/電流波形.............................................................................................27 Figure 29: 計算長度跟相位的角度................................................................................27 Figure 30: 模式 0, 1, 2, 3, 9 .........................................................................................29 Figure 31: 模式 s 5, 6 & 7 ............................................................................................30 Figure 32: 模式 4, 8, 13, 19 ........................................................................................31 Figure 33: 模式 12 .......................................................................................................33 Figure 34: 模式 15 的硬體配置 ....................................................................................35 Figure 35: 用固定頻率的 Sine 波到 DUT 上..................................................................37 iv TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Figure 36: 測量電感/並聯電阻......................................................................................37 Figure 37: 電壓/電流波形.............................................................................................38 Figure 38: 計算交流阻抗..............................................................................................38 Figure 39: 測量電感/並聯電阻......................................................................................40 Figure 40: 四線量測-模式 6,7,9,12 ...............................................................................41 Figure 41: 電晶體測試概念 ..........................................................................................42 Figure 42: 電晶體模式 4 的硬體配置 ............................................................................43 Figure 43: 電機體模式 3 的硬體配置 ............................................................................44 Figure 44: NPN 電晶體模式 12 的硬體配置..................................................................46 Figure 45: PNP-HFE 電晶體測試步驟,模式 12 ..........................................................47 Figure 46: PNP-HFE 電晶體硬體配置,模式 13 ..........................................................47 Figure 47: PNP-HFE 電晶體測試步驟, 模式 13 .........................................................48 Figure 48: PNP-HFE 電晶體測試步驟, 模式 34 .........................................................48 Figure 49: PNP-HFE 電晶體測試步驟, 模式 35 .........................................................49 Figure 50: FET 模式 14 的硬體配置 .............................................................................51 Figure 51: FET 測試步驟, 模式 14 ...............................................................................51 Figure 52: FET 硬體配置, 模式 15 ...............................................................................52 Figure 53: FET 測試步驟, 模式 15 ...............................................................................52 Figure 54: FET 硬體配置, 模式 18 ...............................................................................53 Figure 55: FET 測試步驟, 模式 18 ...............................................................................53 Figure 56: FET 硬體配置, 模式 19 ...............................................................................54 Figure 57: FET 測試步驟, 模式 19 ...............................................................................54 Figure 58: FET 硬體配置,模式 20 ................................................................................55 Figure 59: FET 測試步驟, 模式 20 ...............................................................................55 Figure 60: FET 硬體配置, 模式 21 ...............................................................................56 Figure 61: FET 測試步驟, 模式 21 ...............................................................................56 Figure 62: FET 硬體配置, 模式 28 ...............................................................................57 Figure 63: FET 測試步驟, 模式 28 ...............................................................................57 Figure 64: FET 硬體配置, 模式 29 ...............................................................................58 Figure 65: FET 測試步驟, 模式 29 ...............................................................................58 Figure 66: FET 硬體配置, 模式 26 ...............................................................................59 Figure 67: FET 測試步驟, 模式 26 ...............................................................................60 Figure 68: FET 硬體配置, 模式 27 ...............................................................................60 Figure 69: FET 測試步驟, 模式 27 ...............................................................................60 Figure 70: IC Clamping Diode 的等效電路...................................................................62 Figure 71: Clamping Diode 的硬體配置 .......................................................................62 Figure 72: IC 的內部連接電路 ......................................................................................63 Figure 73: TestJet 的架構跟圖解 .................................................................................63 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Figure 74: 直立式電解極性電容的等效電路..................................................................65 Figure 75: 正常電容.....................................................................................................66 Figure 76: 反插電容.....................................................................................................66 Figure 77:電容缺件......................................................................................................67 Figure 78:電容比較表 ..................................................................................................67 Figure 79:三端電容測試點 ...........................................................................................68 Figure 80:三端電容測試程式 1.....................................................................................68 Figure 81:三端電容測試程式 2.....................................................................................69 Figure 82:二極體的硬體配置, 模式 0, 1, 24, 25..........................................................70 Figure 83:二極體的硬體配置,模式 40 ........................................................................72 Figure 84: 類型 D 的硬體配置,模式 s 5, 6 ..................................................................74 Figure 859: 模式 2、模式 3 的 HV 測試........................................................................78 Figure 869: 模式 4、模式 5 的 HV 測試........................................................................78 Figure 879: 模式 6、模式 13 的 HV 測試......................................................................79 Figure 889: 模式 14、模式 21 的 HV 測試....................................................................79 Figure 89: 模式 16 的測試點 ......................................................................................80 Figure 90: I2C 在外部上針位設計的範例......................................................................85 Figure 91: I2C - START, STOP and Data 之間的差異.................................................85 Figure 92: I2C – 用 Acknowledge 的方式,來給予結束訊息的回覆 ..............................86 Figure 93: I2C – Working 模式 1..................................................................................86 Figure 94: I2C – Working 模式 2..................................................................................87 Figure 95: SPI BUS 測試程序編輯器 --- Serial Flash ...................................................90 Figure 96: SPI BUS 測試程序編輯器 --- 用 SWB 方式來測試 .......................................91 Figure 97: SPI Library List ...........................................................................................91 Figure 98: SPI BUS 測試程序編輯器 --- 從 Library 之中挑選 IC 種類............................92 Figure 99: AT45DB011B 的 SPI Library.....................................................................90 Figure 100: SST25LF080 的 SPI Libray.......................................................................90 Figure 101: The datasheet for MTP Flash MX-25L6402 ..............................................94 Figure 102: MTP Flash MX-25L6402 的 SPI Library ....................................................95 Figure 103: Address Table ..........................................................................................95 vi TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 1 簡介 德律 TR5001T tiny in-circuit 測試系統 ,以簡單、快速的測試發展程式和良好的使用者介面設 計,提供客戶高效能、高生產能力和高錯誤覆蓋率的解決方案。 測試系統包含以下三個主要部分: 1. 測試機台: 包含電源供應、控制板、以及提供板子的插槽。 2. 測試板: 不同功能取向的測試板,可執行所需要的測試。 3. 筆電: 包含 TR5001T 測試程式和作為使用者介面的作業軟體。 注意: 隨著 TRI 系統運送而來的電腦跟螢幕,不是由 TRI 本身製造的,可能會根據運 送的時間跟客戶的需求,而有不 同的規格。 在此手冊提到的電腦或是螢幕的規格,都是以最低需求的規格作為參考。 本手冊提供在 TR5001 系統之中,對於類比跟數位元件測試理論的介紹。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 1 Test Research Inc. 2 類比元件測試原理 2.1 Open/Short 測試原理 Figure 1: 計算電阻 由上圖所示,其 RX 是為待測物,由系統送出 0.2V,內阻為 20 OHM 之 訊號,再用電壓表量測待測二端之電壓,而待測物的阻值可經由下列公式 反求之。 我們令待測物之電阻為 RX,待測物上之電壓為 VRX,所以待測物之電阻 計算如下列公式所示: RX  20 VRX 0.2  VRX 故由上述之簡單公式我們可以輕易的判斷出待測物之電阻值。 下圖為待測物電阻值與其待測物電壓值之關係。 2 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Figure 2: 待測物電阻值 2.2 為什麼要使用短路群 電路板之短路測試是要測試出待測電路板上不被預期的(Unexpected)短路現象,而待測電路板 上通常亦有一些預期的短路,如跳線、保險絲或小電阻、電感等小於短路臨界值之元件的存 在。故可藉由學習的過程中,將預期的短路形成一短路群,以節省測試程式準備時間及加快測 試速度 另一方面,電路板之開路測試是要測出待測電路板上預期(Expected)短路的元件是否因錯件或 漏件而造成開路,例如下列之元件即可在開路測試中,測出是否為開路。  保險絲(Fuse)  低於短路臨界值的微小電阻  跳線(Jumper)  電感(Inductor)  假焊(Trace)  線材(cable) TR5001T User Guide – Analog/Digital Test Theory v1.0.0 3 Test Research Inc. 2.3 如何形成短路群 短路群學習時會將預期(Expected)短路形成短路群,但其判斷的準則為何? TR-5001T 在學習短路群時,將由起始針號開始,循序尋找與此針號之阻抗小於 Raw THD 之 針點,形成一短路群。  舉例 1 假如 Short THD 是 5, Raw THD 是 25, Open THD 是 55. Figure 3: 短路群例子 1 短路群為 [1,6,10] and [4].  針號 1 為短路群<1,6,10>之最小針號,則針號 6 及針號 10 與針號 1 之等效阻抗皆須 小於 25ohm(Raw THD)。  針號 4 及針號 10 之阻抗小於 25ohm(Raw THD),但因為針號 10 已與針號 1 屬於同一 短路群,且針號 4 及針號 1 之阻抗大於 25ohm,所以針號 4 並不屬於此一短路群。  舉例 2: Figure 4: 短路群例子 2 短路群為 [1,6,10] and [4].  針號 1 為短路群<1,6,10>之最小針號  在針號 1 跟針號 6 之間的阻抗小於 25ohm (Raw THD). 4 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc.  針號 l 6 跟 針號 10 之間的阻抗低於 25ohm (Raw THD) and 針號 1 跟 針號 10 之間的 阻抗低於 55 ohm (Open THD) 針號 4 跟 針號 10 之間的阻抗低於 25ohm (Raw THD ) 但是針號 4 跟針號 1 之間的阻抗大於 55ohm,所以針號 4 不屬於此一短路群。  舉例 3: Figure 5: 短路群例子 3 學習之後的短路群為 [1, 2], [3, 4], [6, 7, 8].  針號 9 與針號 8 間為一大電容,瞬間為短路,學習時會排除此一現象。  針號 5、針號 9 及針號 10 不屬於任一短路群,亦可視為單一針號的短路群。  短路測試時,即測試短路群之間是否有不預期(Unexpected)短路存在。 2.3.1 如何決定 RAW THD 之值 Raw THD 初始之設定值為短路 Threshold+20ohm,使用者亦可更改此設定值,以節省短路測 試時間。使用者如設定 Raw THD 等於短路。  舉例: Figure 6: 短路群例子 4 If Short THD = 5, Raw THD = 25, Open THD = 45 短路群為<1,3,5,7>,但短路測試時即會顯示<1,3,5,7> <9>短路,原因是<7> <9>之阻抗值小於 25ohm。  解決方法:  短路 Threshold 改為 20 ohm,或  設定 Open THD 為 55ohm, 重新學習,將針號 9 包含進這個短路群或  .直接將針號 9 加入短路群 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 5 Test Research Inc. 2.3.2 短路測試原理 以下再次詳細說明 TR-5001T 短路測試之原理。TR-5001T 進行短路測試時,分為粗測(Raw Test)及細測(Fine Test)二階段: 粗測(Raw Test),某一短路群與其他針點間之阻抗小於 Raw THD,即記錄此短 路群有可疑短路針點(Suspicious Short)。 細測(Fine Test),將粗測後之可疑短路針點兩兩對測,以找出是否有小於短路 Threshold 之真正短路。 Figure 7: 粗測的硬體配置 1 Figure 8: 粗測的硬體配置 2 短路測詴進行粗測時,將針號 1 接至 Source,而其他針號皆接至 GND,量測其 間之阻抗。若阻抗小於 Raw THD,則記錄此針號為可疑短路針點(Suspicious Short),而後將針號 1 接回 GND,再將 Source 接至針號 2,以同樣方式量測其 他針點之阻抗,並記錄是否為可疑短路點,重複此動作,直到最後針點為止。 在學習短路群時,小於 Raw THD 之針點皆已形成短路群。故對一良好電路板而 言,理論上於粗測(Raw Test)結束後,不應有可疑短路針點被紀錄下來而進入細 測(Fine Test)。但實際狀況可能因為電容的瞬間短路或假性電路(Phantom Shorts)造成仍有可疑短路點被紀錄下來,而仍需進入細測(Fine Test)以找出是 否有真正的短路針點。進入細測之後,由於需要花費時間來找出是否有真正的 6 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 短路針點,所以要節省測詴時間,即要儘可能減少可疑短路點的數目。 如何減少粗測後之可疑短路針點 可疑短路針點的可能產生原因: :  電容的瞬間短路  假性短路  電容的瞬間短路無法避免,只能延長測試時間以判斷是否為真正短路;但假性電路可 藉由改變 Raw THD 之設定來避免, 如下圖: Figure 9: 假性短路 粗測至針點 1392 時,由於粗測之等效電路為 33Ω並聯 47Ω,其等效阻抗只有 19.4Ω,小於 Raw THD,即會被記錄為可疑短路針點,而造成細測(Fine Test) 之測詴時間較長。 解決方法: 將 Raw THD 設成 18 ohm,重新學習。 2.3.3 短路測試之下的延長時間 如下圖所示可在 Test Parameter 之中的‖Test Nail /OPS‖欄位來設定 delay time , 當測量可疑短路針號時,TR5001T 藉由增加測試時間來減少電容造成的瞬間短路的影響。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 7 Test Research Inc. Figure 10: 設定 Delay time on OPS Range Setting 8 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.3.4 OPI 與 SPI 測試 除了短路群的開短路測詴外,為了增加開短路測詴的可測率或是得到較詳細的 測詴結果訊息,系統軟體另外提供兩種測詴方法來測詴開短路,這兩種測詴方 法可藉由測詴參數的設定選擇是否加入正常的測詴項目。  OPI 測試 系統軟體使用電阻模式執行開路測試。短路群學習的過程中,系統軟體將自動產生此測試所需 要的資料。在短路群內的任兩點將產生一個測試步驟,例如短路群 68 包含 1152、1153、 1154 三點,在 OPI 測試中將產生三個測試步驟,每個測試步驟可預先得到其阻抗值。 例如  1152 1153 , 阻抗 16.2  1152 1154 , 阻抗 0.5  1153 1154 , 阻抗 0.3 開路測試時,如果某個測試步驟其量測阻抗值偏高時,表示該兩點開路。此種測試方法可以得 到開路不良的阻抗值。  SPI 測試 系統軟體使用電阻模式執行短路測試。短路群學習的過程中,系統軟體將自動產生此測試所需 要的資料。在短路群內的任兩點如果沒有任何造成該兩點短路的零件,將產生一個測試步驟。 例如某個短路群包含 13、484、1351 三點,如果 484、1351 這兩點間沒有任何造成短路的零 件,在 SPI 測試中將產生一個測試步驟,每個測試步驟可預先得到其阻抗值。例如::  484 1351 , 阻抗 12.5 In 短路測詴時,如果某個測詴步驟其量測阻抗值偏高或偏低時,表示該兩點開 路或短路。此種測詴方法可以得到開短路不良的阻抗值。另外,也可以藉由阻 抗的變化測詴短路群內的短路。 . TR5001T User Guide – Analog/Digital Test Theory v1.0.0 9 Test Research Inc. 2.4 Jumper 測試原理 在 TR-5001T 上我們定義量測值"1"為"短路",量測值"4"為開路。 2.4.1 模式 0 (使用開路/短路(OPS)量測) Figure 11: Jumper 測試範例 Example (ops=5, 25, 55), X = Resistor value A to B 0RES)  量測實際的電阻值並顯示 10 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.5 電阻量測 2.5.1 電阻測試原理  定電流源: Test Research Inc. Figure 12: 定電流源 如上圖所示,在量測電阻時是由系統送出一個定電流源到待測物上,經由量測 待測物兩端之電壓來計算出待測物之電阻值。 我們令系統送出之定電流為 I,待測物之電阻為 RX,待測物上之電壓為 VRX, 而待測物之電阻值可以由以下之公式計算而得之。 RX  VRX I 其中 I 會隨著待測物電阻值之大小而改變,待測物電阻越大者,其電流會越小。 .  定電壓源 : Figure 13: 定電壓源 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 11 Test Research Inc. 如上圖所示,若待測物 RX 並聯有較大的電容時,若仍使用定電流的方式來量測 的話,則電容會將定電流源之電流分流,直到電容充飽才成斷路,如此會增加 量測時間,此時若改以電壓源 V(0.2V)對電容加以充電,使電容迅速飽達到斷路 之狀態,再量回其電流 Ix,即可輕易的求得 Rx。計算公式如下: Vx RX  Ix 12 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.5.2 定電流源量測 模式 0 Test Research Inc. Figure 14: 定電流源量測,模式 0 RANGE 0.1Ω—8Ω 8.01Ω—32Ω 32.01Ω—64Ω 64.01Ω—256Ω 256.01Ω—512Ω 512.01Ω—1.024KΩ 1.025KΩ—2.048KΩ 2.049KΩ—4.096KΩ 4.097KΩ—8.192KΩ 8.193KΩ—16.384KΩ 16.385KΩ—32.768KΩ 32.769KΩ—65.536KΩ 65.537KΩ—131.072KΩ 131.073KΩ—330KΩ 330.001KΩ—0.999MΩ 1.0MΩ—3.299MΩ 3.3MΩ—11MΩ 11.001MΩ—35MΩ CURRENT 20mA 10mA 5mA 2.5mA 600uA 250uA 150uA 75uA 40uA 20uA 10uA 5uA 2.5uA 1.25uA 3uA 1uA 0.303uA 0.1uA 為了量測不同之電阻值,所以提供不同大小之定電流源來加以量測, 使得其電壓值落在 0.15V to 1.5V 之間。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 13 Test Research Inc. 2.5.3 低電流之定電流源量測模式 1 下面的圖表顯示低電流的對應範圍 RANGE 0.1Ω—8Ω 8.01Ω—32Ω 32.01Ω—64Ω 64.01Ω—256Ω 256.01Ω—512Ω 512.01Ω—1.024KΩ 1.025KΩ—2.048KΩ 2.049KΩ—4.096KΩ 4.097KΩ—8.192KΩ 8.193KΩ—16.384KΩ 16.385KΩ—32.768KΩ 32.769KΩ—65.536KΩ 65.537KΩ—131.072KΩ 131.073KΩ—330KΩ 330.001KΩ—0.999MΩ 1.0MΩ—3.299MΩ 3.3MΩ—11MΩ 11.001MΩ—35MΩ CURRENT 2mA 1mA 0.5mA 0.25mA 60uA 25uA 15uA 7.5uA 4uA 2uA 1uA 0.5uA 0.25uA 0.125uA 0.3uA 0.1uA 0.0303uA 0.01uA 14 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.5.4 快速電阻測詴模式 2 Ix 0.2VDC Rx Cx RX  0.2VDC IX Figure 15: 快速量測,模式 2  Give DC 0.2V, let C saturated  Ic=0 I × R 我們令直流電壓為 0.2V 並使得電容 CX 充飽電壓,此時因電容已充 飽,所以流經電容上之電流 IC 為零,故將 0.2V 除以總電流 IX 即可得 到 RX 之電阻值。 V= I ×R TR5001T User Guide – Analog/Digital Test Theory v1.0.0 15 Test Research Inc. 2.5.5 隔離理論的 模式 0 和 模式 1 Vi R3 R1 Vg Vm Is R4 Figure 16: 模式 1, 電路沒有隔離點 正如同上圖電路所表示的,系統輸出電流 Is 到 R1 ,然後量測電壓 Vm。 倘若電路沒有做隔離,我們可以根據以下的公式來計算 R1: R=Vm/Is .  假如 R1=1K, R3=R4=500, Is=0.5mA,  等效電阻可表示成 (R3+R4)//R1= (500+500)//1K=500ohm  Vm=500*0.5mA=0.25V Then R1=Vm/Is=0.25/0.5mA=500, 我們預期 R1 = 1K,但是因為 Is 分流到 R3 跟 R4,所以量測到的數值卻為 500ohm 假如能夠關閉分流的途徑,那麼我們就能夠得到正確的數值。 問題是我們又該如何關閉分流的途徑? 假如我們讓 Vi = Vg ,那麼電流就不會流過 R3。 請參考下列的電路: 16 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Vi U3 R3 7 3107 R1 Vg 6 + 2 - Vm 4 Is R4 Figure 17: 電路有隔離點 如果我們隔離 Vg 點,讓 Vi=Vg,那麼就沒有電流會流過 R3, 因此我們就能得到 R1 =1 K。 通常因為測量值都小於預測值,最常見的原因是分流造成的影響。 我們可以利用周遭的電路,來尋找適合的隔離點。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 17 Test Research Inc. 2.5.6 隔離理論的 模式 2 Ia R1 R3 R4 Ib Vs Vg 4 + - I R2 11 2 1 Vo 3 Figure 18: 模式 2,電路沒有隔離點 在模式 2, 系統會送出定電壓源給 待測板,然後測量 Vo 的數值。 計算電流 I=Vo/R2 然後得到 DUT R1=Vs/I .假如這裡沒有分流的途徑的話,那麼 I = I a; 但是我們知道 I ≠ Ia, 因為這裡有個分流電流 Ib,所以 I = Ia + Ib , 這樣會導致於測量結果 R1 會小於預測值。 如果我們能讓 I = Ia,那麼 就能得到 R1 的正確數值。 請參考下列的電路: 18 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. Figure 19: 模式 2 ,電路有隔離點 假如我們隔離 Vg 點,那麼 Ib = 0 ,因為 Vg = Va, I = Vo/R2 ,R1=Vs/I = R2 * Vs/Vo. 使用者可以用 CTL+X 快速鍵來尋找適合的隔離點。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 19 Test Research Inc. 2.5.7 交流相位測試 (模式 3, 模式 4, 模式 5) Figure 20: 交流相位測試 VS= IX * Y' Y'= VS / IX RANGE(R) SIGNAL 模式 5Ω~300K ohm 1KHZ 0 5Ω~40K ohm 10KHZ 1 5Ω~4K ohm 100KHZ 2 20 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.5.8 電阻四線量測 模式 6 (4-WIRE RES) 測量電阻時,尤其是測量小電阻的時候,容易受到來自於繼電器或者是針號跟治具之間接觸阻 抗的影響。為了減少這些影響,我們使用電阻四線量測的方式,此外必須另外安裝兩個針點在 治具裡頭,請參考下面的圖片: Figure 21: 四線量測 – 模式 6  G-P1 and Hi-pin: 同樣的 net, 不同的針號  G-P2 and Lo-pin: 同樣的 net, 不同的針號  R1,R2,R3,R4 是殘留阻抗  R 是我們所想要去測量的電阻 如何減低這些殘留阻抗?我們使用下列的公式來說明: R= [R(Hi-pin,Lo-pin)+R(G-P1,G-P2)-R(Hi-pin,G-P1)-R(Lo-pin,G-p2)]/2 = [(R+R1+R2)+(R+R1+R4)-(R1+R2)-(R3+R4)]/2 =R TR5001T User Guide – Analog/Digital Test Theory v1.0.0 21 Test Research Inc. 2.5.9 電阻四線測試模式 7 (4-WIRE RES, HW) 下面的是模式 7 的電路圖解: Figure 22: 四線量測 – 模式 7 因為接觸阻抗 R2 和 R3 的緣故,我們無法得到 R 的精確測量值。 系統 提供 Vs 給 電路板,然後測量電流 Im ,我們可以得到 R = Vs/Im 。 此測量值 R 不只是來自 DUT,同時也來自 R2 和 R3,因為有接觸阻抗的關係, DUT 的電壓不等於 Vs; 如果我們想要得到更為精確的電路板電壓,我們可以藉由以下的公式來消除接觸阻抗: 將 R = Vs/Im 改變成 R = Vs/Im. 模式 6 跟模式 7 的差異在於,模式 7 的測試速度快過於模式 6。 模式 6 會作四次的測量,但是模式 7 只有測量兩次。 再者,模式 6 沒有針號上的限制,但是模式 7 有。 在模式 7 之中,Hi-pin 和 G-P1 不能是同樣的 64-nail group,Lo-pin 跟 G-P1 也是同樣有相同 的限制。 舉例:假如 Hi-pin 針號是 1 ,那麼 G-P1 的針號 就不能是 2 到 64. 22 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.5.10 電阻六線量測 模式 8 (6-WIRE RES) 模式 8 跟 模式 7 的差別是在,模式 8 可以增加隔離針號。 隔離點必須配置在 G-P3 和 G-P5 的位置。 以下的圖解是模式 8 的電路,隔離針號已經放置上去。 Test Research Inc. Figure 23: 六線量測電路附有隔離針號 模式 8 的限制條件 ,  Hi-pin 和 G-P1 的針號不能在同樣的 64 nail group  Lo-pin and G-P2 的針號不能在同樣的 64 nail group  G-P3 and G-P5 的針號不能在同樣的 64 nail group 比方說, 如果 Hi-pin 針號 是 1, 那麼 G-P1 的針號 就不能是 2 到 64. TR5001T User Guide – Analog/Digital Test Theory v1.0.0 23 Test Research Inc. 2.6 電容測試原理 2.6.1 運用定電流源的測試方式  測試理論 Figure 24: 測量大電容的電路 上面的圖形是測量大電容的電路。測試理論是系統使用定電流源,來對測試電容 CX 作充電, 在經過一段時間之後,測量到電容 CX 的電壓 VCX,因此我們可以從下列的公式得到電容 Cx 的數值: I T  CX VCX 因為, I 是定值, T 也是定值 , 而且 VCX 是已知數, 所以可以很輕易得到 Cx 的數值。 我們可以利用不同的模式(像是模式 4、模式 8 和模式 13)來選擇不同的 I 、V 和 Vcx。 模式 4 的測試電流小於模式 8 的測試電流  模式 13 對於 I、V 和 Vcx 有更為聰明的設定方式。 下面的圖形是,顯示的是 V 和 T 之間的關係: 24 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Figure 25: V 和 T 之間的關係 Test Research Inc. TR5001T User Guide – Analog/Digital Test Theory v1.0.0 25 Test Research Inc. 2.6.2 運用交流電壓的測試方法  測試理論 Figure 26:用固定的 Sine 波到DUT上 如上圖所示,在待測物電容 CX 兩端加上一固定頻率之正弦波信號, 由於電容對於交流信號所呈現之阻抗會隨著頻率而改變,所以我們會對待測 物施以一固定頻率之正弦波信號,再量測其流經待測物之電流值 I,經由 V/I 即可得到電容之交流阻抗,然後再經由阻抗計算公式即可得到其電容 值。公式如下: Figure 27: 測量電容/並聯電阻 26 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.6.3 交流相位量測 若是在上述之量測中,其待測物CX又並聯有其他元件,如電阻時,此時便無法僅以量測流經 待測物電流之方式來求得待測物CX之電容值,此時便需要借助相位之輔助才可以正確地計算 出CX之電容值。其電壓/電流之波形如下: Figure 28: 電壓/電流 波形 當我們算出了交流等效阻抗而且也知道了相位角度後,我們便可以用極座標 來表示,如下圖所示: Figure 29: 計算 長度跟相位的角度 有了長度和相位角度之後便可以得到電容的交流阻抗,此時再利用阻抗計算 公式便可以得到其電容值。 假如我們選擇用直流訊號去量測電容,電容在開始的一瞬間像是短路的電路,在穩態時就又變 成像是開路的電路。因此我們只能用交流訊號去量測電容。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 27 Test Research Inc. 我們可以使用不同頻率的 Sine 波來測量電容,Sine 波振幅固定為 200m Vpp。. 28 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.6.4 測量電容 (模式 0, 1, 2, 3, 9) Test Research Inc. Figure 30: 模式 0, 1, 2, 3, 9 模式 0 1 2 3 9 AC SOURCE(Frequency) 0.2V 1KHz 10KHz 100KHz 1MHz 100hz TR5001T User Guide – Analog/Digital Test Theory v1.0.0 29 Test Research Inc. 2.6.5 測量電容/並聯電阻 (模式 5, 6, 7) 模式 5 6 7 AC SOURCE(Frequency) 0.2V 1KHz phase 10KHz phase 100KHz phase Figure 31: 模式 5, 6 & 7 Phase Means TIME-DELAY t, t  2f= Y'=YCX+YRX Y'=jwCX+1/RX Y'=jwC'X  若電阻 RX 的值很大,則 sinθ ≒ 1  CX ≒ CX  若電阻 RX 的值很小,則 sinθ≒0  CX≒0 30 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.6.6 直流電流源測試電容(模式 4, 8, 13 , 19)  測試原理 Test Research Inc. Figure 32: 模式 4, 8, 13, 19  模式 4 : 電流 5mA 最大: 40000uF  模式 8 : 電流 10mA 最大: 80000uF  模式 13: 電流 20mA 在電容並聯電阻的情況之下使用 可以提供比模式 4 或者模式 8 更多的電流,來測量電容.  模式 19 電流 20mA 在電容並聯電阻的情況之下使用 可以提供比模式 4 或者模式 8 更多的電流,來測量電容 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 31 Test Research Inc. 如果待測電容的電容值小於 1000uF,模式 4 的測詴會比模式 8 來得好 且速度也較快。 . 1Pf 10pF 100pF 1nF 10nF 100nF 1uF 10uF 100uF RESISTOR OF CAPACITOR 模式0 模式1 模式2 1KHz 10KHz 100KHz 16M 1.6M 16M 1.6M 160K 1.6M 160K 16K 160K 16K 1.6K 16K 1.6K 160 1.6K 160 16 160 16 16 1.6 1.6 模式3 1MHz 160K 16K 1.6K 160 16 32 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.6.7 交流電壓 1KHZ 相位 ( 模式 12) 模式 12 是類似 模式 5. 兩個 模式都是使用 AC 電壓源 1KHz 到 DUT 上. 唯一差異是在 MOA_resistor 的數值。在模式 12,系統會選擇比模式 5 數值更小的 MOA_R resistor。 假如電容並聯一個數值更小的電阻時,我們必須選擇適合的 MOA_R 來避免使 OP 呈現 飽和的 狀態。 Figure 33: 模式 12 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 33 Test Research Inc. 2.6.8 交流電壓 100K 相位, 模式 14 模式 14 是類似 模式 7. 兩個 模式都是使用 AC 電壓源 100KHz 到 DUT 上. 唯一差異是在 MOA_resistor 的數值。在模式 14,系統會選擇比模式 7 數值更小的 MOA_R resistor。 假如電容並聯一個數值更小的電阻時,我們必須選擇適合的 MOA_R 來避免使 OP 呈現 飽和的 狀態。 34 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.6.9 交流電壓 1MHZ 四線量測,(模式 15) 為了量測小電容時更為精確,我們可以使用模式 15 進行測量。 在模式 15 時,我們需要兩個額外的針號來協助測量 DUT 上的電壓。 用 Vm (測量電壓) 替代 Vs (系統提供的電壓) ,然後用下列公式來計算電容的阻抗: Rcx=Vm/Im.。  硬體配置 Figure 34: 模式 15 的硬體配置 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 35 Test Research Inc. 2.6.10 交流電壓 1KHZ SMD, (模式 11) 模式 11 是類似 模式 0。 在 模式 11 時,交流電壓源是 0.35V 1KHZ,而模式 0 時 是 0.2V 1KHZ 。 36 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.7 電感量測 2.7.1 電感量測原理 Test Research Inc. Figure 35: A 用固定頻率的 Sine 波到 DUT 上 如上圖所示,在待測物電感 LX 兩端加上一固定頻率之正弦波信號, 由於電感對於交流信號所呈現之阻抗會隨著頻率而改變,所以我們會對待測 物施以一固定頻率之正弦波信號,再量測其流經待測物之電流值 I,經由 V/I 即可得到電感之交流阻抗,然後再經由阻抗計算公式即可得到其電感 值。公式如下: Figure 36: 測量電感/並聯電阻 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 37 Test Research Inc.  交流相位量測 若是在上述之量測中,其待測物LX又並聯有其他元件,如電阻時,此時便無法僅以量測流經待 測物電流之方式來求得待測物LX之電感值,此時便需要借助相位之輔助才可以正確地計算出L X之電感值。其電壓/電流之波形如下 Figure 37: 電壓/電流 波形 當我們算出了交流等效阻抗而且也知道了相位角度後,我們便可以用極座標 來表示,如下圖所示: Figure 38: 計算交流阻抗 有了長度和相位角度之後便可以得到電感的交流阻抗,此時再利用阻抗計算 公式便可以得到其電感值。 假如我們選擇直流訊號來測量電感,電感剛開始時會近似開路電路,在穩態之後就會變成短路 電路。所以我們必須使用交流訊號來量測電感。 38 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 因此,我們可以選擇不同頻率的 Sine 波來量測電感,Sine 波的振幅固定為 200m Vpp. 2.7.2 測量電感 (模式 0, 1, 2, 3, 9)  Test 模式 模式 0 1 2 3 9 AC SOURCE(Frequency), 0.2V 1KHz 10KHz 100KHz 1MHz 100hz 2.7.3 LX // RX (模式 5, 6, 7)  Test 模式 模式 5 6 7 AC SOURCE(Frequency), 0.2V 1KHz phase 10KHz phase 100KHz phase TR5001T User Guide – Analog/Digital Test Theory v1.0.0 39 Test Research Inc. Figure 39: 測量電感/並聯電阻 1uH 10uH 100uH 1mH 10mH 100mH 1H 10H 60H RESISTOR OF INDUCTOR 模式0 模式1 模式2 1KHz 10KHz 100KHz 6.3mΩ 63mΩ 0.63Ω 63mΩ 0.63Ω 6.3Ω 0.63Ω 6.3Ω 63Ω 6.3Ω 63Ω 630Ω 63Ω 630Ω 6.3KΩ 630Ω 6.3KΩ 63KΩ 6.3KΩ 63KΩ 630KΩ 63KΩ 630KΩ 6.3MΩ 378KΩ 模式3 1MHz 6.3Ω 63Ω 630Ω 6.3KΩ 63KΩ 630KΩ 6.3MΩ 40 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.7.4 電感四線量測 2.7.4.1 電感測試模式 6, 7, 9, 12 (四線量測電感 ) 小電感容易受到來自繼電器或針號跟印刷板之間的接觸阻抗的影響,為了要消除這些殘留的阻 抗,我們必須使用四線量測。假如使用者想要做四線量測的話,他們必須要在治具上增加兩個 額外的針點。以下是四線量測的圖解: Figure 40: 四線量測– 模式 6, 7, 9, 12  G-P1 and Hi-pin: 相同的 net, 不同的針號  G-P2 and Lo-pin: 相同的 net, 不同的針號 l  l1,l2,l3,l4 是殘留阻抗  L 是我們想要測量的電感 如何消除這些殘留阻抗呢?我們用以下的公式來說明: L= [L(Hi-pin,Lo-pin)+L(G-P1,G-P2)-L(Hi-pin,G-P1)-L(Lo-pin,G-p2)]/2 = [(L+l2+l3)+(L+l1+l4)-(l1+l2)-(l3+l4)]/2 模式 6 7 9 12 AC SOURCE(Frequency), 0.2V 10KHz 100KHz 100Hz 1KHz TR5001T User Guide – Analog/Digital Test Theory v1.0.0 41 Test Research Inc. 2.8 電晶體  電晶體測試概念: Figure 41: 電晶體測試概念  射極連接到地 而且 ICE 是 5mA(AP).  增加 VBE 輸入 電壓直到電晶體飽和 Until Transistor saturation.  當電晶體飽和時, VCE 的數值會低於 0.2V.  模式 0, 1, 24, 25 等同於是 D type 的二極體, 可參考二極體測試 .  以下圖表是測試模式的簡介. 類型 Q Q Q Q Q Q BOM 值 Gate Source V(0~12) Gate Source V(0~12) 預測值 forward knee voltage forward knee voltage 模式 0 1 Hi-pin A A Lo-pin G1-pin 功能介紹 C 10V-3mA Function C 10V-20mA Function Expect Vc-e voltage 3 C E B PNP Transister Expect Vc-e voltage 4 C E B NPN Transister forward knee voltage 24 A C forward knee voltage 25 A C 10V-1mA Function 10V-5mA Function 42 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.8.1 測量 VCE (模式 3, 4) 2.8.1.1 電晶體模式 4 的硬體配置 Test Research Inc. Figure 42: 電晶體模式 4 的硬體配置  說明: 1. 輸出 2V 的定電壓源,串連電阻 200ohm 之後,接到 pin C 上 2. 輸出可調式電壓源(0V~12V),串連 1K ohm 之後,接到 pin B 上 3. 量測 pin C 跟 pin B 之間的電壓 4. 假如輸出到 pin B 的電壓 是 0V ,那麼 C-E 之間的測量電壓値會將近 2V (NPN off) 5. 假如輸出到 pin B 的電壓 是 5V 以上 ,那麼 C-E 之間的測量電壓値會小於 0. 2V (NPN on) 2.8.1.2 C-1-6-1-2 使用模式 4 的測試程式  NPN Test Step : (IF B=1,C=2,E=3) PartName BOMV ExpectV HLim% LLim% M Q1-BC 0.7V 0.7V 30.0 30.0 0 Q1-BE 0.7V 0.7V 30.0 30.0 0 Q1-CEB 1.5V 0.2V 30.0 -1 4 Type HiN LoN Dly G1 Q 1 2 0 0 step1 Q 1 3 0 0 step2 Q 2 3 0 1 step3 Explanation: 1. Steps 1 和 2 是測量 diode junction 2. 設定 1.5V 在 BOM-V 欄位之後,會輸出 1.5V 電壓到 Gate Pin,讓 NPN 電晶體能被開 啟。.Gate 閘的電壓會隨著不同的電晶體而不一樣。 3. 設定 EXPECT-V 為 0.2V 。假如電晶體是開啟的,通常測量值會接近於零。 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 43 Test Research Inc. 2.8.1.3 電晶體模式 3 的硬體配置 Figure 43: 電晶體模式 3 的硬體配置  說明: 1. 輸出 2V 的定電壓源,串連電阻 200ohm 之後,接到 pin C 上 2. 輸出可調式電壓源(0V~12V),串連 1K ohm 之後,接到 pin B 上 3. 量測 pin C 跟 pin E 之間的電壓 4. 假如輸出到 pin B 的電壓 是 0V ,那麼 C-E 之間的測量電壓値會將近 2V (PNP off) 5. 假如輸出到 pin B 的電壓 是-1.5V,那麼 C-E 之間的測量電壓値會小於 0. 2V (PNP on) 2.8.1.4 Test Program for Transistor 模式 3  PNP Test Step : (IF B=1,C=2,E=3) Part Name Q2-CB Q2-EB Q2-CEB BOMV 0.7V 0.7V 1.5V Expect V 0.7V 0.7V 0.2V HLim % 30.0 30.0 30.0 Llim % 30.0 30.0 -1 M Type HiN LoN Dly G1 Step 0 Q 2 1 0 0 Step1 0 Q 3 1 0 0 Step2 3 Q 2 3 0 1 Step3 說明: 1. Step 1 和 2 是用來測量 diode junction 2. Step 3: 設定 1.5V 在 BOM-V 欄位之後,會輸出-1.5VGate Pin,讓 PNP 電晶體能被開 啟。.Gate 閘的電壓會隨著不同的電晶體而不一樣,此外系統不會允許使用者輸入負值在 Bom-V 之中 3. 設定 EXPECT-V 為 0.2V 。假如電晶體是開啟的,通常測量值會接近於零 44 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.8.2 HFE 的測量 2.8.2.1 Hfe 的測試模式 類型 BOM-V 測量值 模式 Hipin Lopin G1pin Function Description QH Gate source V(0~+4V) Hfe(Ic/Ib) 12 C E B NPN hfe,res=200 QH Gate source V(0~-4V) Hfe(Ic/Ib) 13 C E B PNP hfe,res=200 QH Gate source V(0~+4V) Hfe(Ic/Ib) 32 C E B NPN hfe,res=20 QH Gate source V(0~-4V) Hfe(Ic/Ib) 33 C E B PNP hfe,res=20 QH Gate source V(0~+4V) Hfe(△Ic/△Ib) 34 C E B NPN hfe,res=200,2,phase QH Gate source V(0~-4V) Hfe(△Ic/△Ib) 35 C E B PNP hfe,res=200,2,phase QH Gate source V(0~+4V) Hfe(△Ic/△Ib) 36 C E B NPN hfe,res=20,2,phase QH Gate source V(0~-4V) Hfe(△Ic/△Ib) 37 C E B PNP hfe,res=20,2,phase TR5001T User Guide – Analog/Digital Test Theory v1.0.0 45 Test Research Inc. 2.8.2.2 NPN 電晶體 Hfe, 硬體配置 Figure 44: NPN 電晶體 模式 12 的硬體配置  說明: 1. 輸出直流電壓源(0-4V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出定電壓源(2V),串連 200ohm,連接 C Pin; 連接 Pin E 到 GND。 2. 量測 1K resistor 上的 Ib 電流值 3. 量測 200ohm 上的 Ic 電流值 4. 計算 Hfe(Ic/Ib) 46 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.8.2.3 PNP 電晶體 Hfe, 測試程式  Test Program: Figure 45: PNP-HFE 電晶體測試步驟 , 模式 12 2.8.2.4 PNP 電晶體 Hfe, 硬體配置 Test Research Inc. Figure 46: PNP-HFE 電晶體 硬體配置 , 模式 13  配置: 1. 輸出直流電壓源(0-4V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出定電壓源(-2V),串連 200ohm,連接 C Pin; 連接 Pin E 到 GND。 2. 量測 1K resistor 上的 Ib 電流值 3. 量測 200ohm 上的 Ic 電流值 4. 計算 Hfe(Ic/Ib) TR5001T User Guide – Analog/Digital Test Theory v1.0.0 47 Test Research Inc. Figure 47: PNP-HFE 電晶體 測試步驟, 模式 13 Note: 倘若模式 13 時,不要在 BOM-V 輸入負值的 Gate Pin 電壓,系統會自動輸出 負電壓到 Gate Pin 上。 2.8.2.5 NPN 電晶體 Hfe 測試模式  模式 32: 模式 12 和 模式 32 是幾乎相同。 要將 模式 12 轉換成 模式 32 只要 將 200ohm 改成 20 ohm  模式 33: 將模式 13 轉換成模式 33 ,只要將 200ohm 更改成 20 ohm  模式 34: 1. 首先輸出 直流電壓源 (BOM-V) 到 Gate Pin 上 ,然後從 1K ohm 上測量 Ib 電流值 2. 測量 200ohm 上的 Ic 電流值 3. 輸出第二次的直流電壓 (BOM-V+10/Expect-V) ,然後測量 Ib’電流值 4. 測量 200ohm(20ohm)上的 Ic current 5. 測量從 200ohm 上第二次 的 Ic’ 電流值 6. 計算 hfe=△Ic/△Ib =(Ic’-Ic)/(Ib’-Ib)  例如: Figure 48: PNP-HFE 電晶體 測試步驟,, 模式 34 1. 首先輸出電壓 2V 在 Gate Pin 上,然後測量 Ib 和 Ic 2. 輸出第二次 電壓 2+(10/150)=2.1 ,然後測量 Ib’ 和 Ic’ 3. 計算 hfe=△Ic/△Ib =(Ic’-Ic)/(Ib’-Ib)  模式 35: 1. 首先 輸出直流電壓 (BOM-V) 到 Gate Pin 上,然後測量 1K ohm 上的 Ib 電流值 2. 測量在 200ohm 上的 Ic 電流值 3. 輸出第二次直流電壓 (BOM-V+10/Expect-V),然後測量 Ib’ 48 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 4. 測量在 200ohm(20ohm)上的 Ic 電流值 5. 測量在 200ohm(20 ohm)上第二次的 Ic’電流值 6. 計算 hfe=△Ic/△Ib =(Ic’-Ic)/(Ib’-Ib)  舉例: Test Research Inc. Figure 49: PNP-HFE 電晶體 測試步驟, 模式 35 1. 首先輸出電壓 2V 在 Gate Pin 上,然後測量 Ib 和 Ic 的電流值 2. 輸出第二次電壓 2+(10/150)=2.1 ,然後測量 Ib’ 和 Ic 的電流值’ 3. 計算 hfe=△Ic/△Ib =(Ic’-Ic)/(Ib’-Ib)  模式 36: 模式 34 更換成 模式 36 ,只需要將 200ohm 更改成 20ohm.  模式 37: 模式 35 更換成 模式 37,只需要將 200ohm 更改成 20ohm. TR5001T User Guide – Analog/Digital Test Theory v1.0.0 49 Test Research Inc. 2.9 FET 量測 2.9.1 測試模式 Type QF QF QF QF QF QF QF QF QF QF BOMV Gate source V(0~+12V) Gate source V(0~-12V) Gate source V(0~-12V) Gate source V(0~+12V) Gate source V(0~-12V) Gate source V(0~+12V) Gate source V(0~+12V) Gate source V(0~-12V) Gate source V(0~+12V) Gate source V(0~-12V) ExpectV Id current 模 Hi- Lo- G1式 pin pin pin 14 D S G Function Description N-type FET Id current 15 D S G P-type FET Id current 18 D S G N-type JFET Id current 19 D S G P-type JFET Vds voltage 20 D S G N-type JFET,RD=20 Vds voltage 21 D S G P-type JFET,RD=20 Rds ohm Rds ohm Rds ohm Rds ohm 28 D S G NPN FET,RA=20, Measure Rds 29 D S G PNP FET,RA=20, Measure Rds 30 D S G NPN FET,RA=200, Measure Rds 31 D S G PNP FET,RA=200, Measure Rds 50 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.9.2 模式 14 2.9.2.1 模式 14 的硬體配置 Test Research Inc. Figure 50: FET 模式 14 的硬體配置  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(2V),串連 200ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 200ohm 上的 Id 電流值 2.9.2.2 使用模式 14 的測試程式 Figure 51: FET 測試步驟, 模式 14 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 51 Test Research Inc. 2.9.3 模式 15 2.9.3.1 模式 15 的硬體配置 Figure 52: FET 硬體配置,模式 15  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(-2V),串連 200ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 200ohm 上的 Id 電流值 2.9.3.2 使用模式 15 的測試程式 Figure 53: FET 測試步驟, 模式 15 52 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.9.4 模式 18 2.9.4.1 模式 18 的硬體配置 Test Research Inc. Figure 54: FET 硬體配置,模式 18  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(2V),串連 200ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 200ohm 上的 Id 電流值 2.9.4.2 C-1-7-4-2 模式 18 的測試程式 Figure 55: FET 測試步驟, 模式 18 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 53 Test Research Inc. 2.9.5 模式 19 2.9.5.1 模式 19 的硬體配置 Figure 56: FET 硬體配置, 模式 19  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(-2V),串連 200ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 200ohm 上的 Id 電流值 2.9.5.2 使用 模式 19 的測試程式 Figure 57: FET 測試步驟, 模式 19 54 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.9.6 模式 20 2.9.6.1 模式 20 的硬體配置 Test Research Inc. Figure 58: FET 硬體配置, 模式 20  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(2V),串連 20ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 Vds 的電壓值 2.9.6.2 C-1-7-6-2 使用模式 20 的測試程式 Figure 59: FET 測試步驟, 模式 20 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 55 Test Research Inc. 2.9.7 模式 21 2.9.7.1 模式 21 的硬體配置 Figure 60: FET 硬體配置 ,模式 21  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(-2V),串連 20ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 Vds 的電壓值 2.9.7.2 模式 21 的測試程式 Figure 61: FET 測試步驟, 模式 21 56 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.9.8 模式 28 2.9.8.1 模式 28 的硬體配置 Test Research Inc. Figure 62: FET 硬體配置 , 模式 28  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(2V),串連 20ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 Vds 的電壓值,然後計算 Rds 的數值(20*Vds/(2-Vds)) 2.9.8.2 Test Program for 模式 28 Figure 63: FET 測試步驟, 模式 28 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 57 Test Research Inc. 2.9.9 模式 29 2.9.9.1 模式 29 的硬體配置 Figure 64: FET 硬體配置, 模式 29  說明: 1. 輸出直流電壓源(0-12V) 串連 1K ohm 電阻,接到 Gate Pin; 輸出直流電壓源(-2V),串連 20ohm,連接 Drain Pin; 連接 Source Pin 到 GND。 2. 測量 Vds 的電壓值,然後計算 Rds 的數值(20*Vds/(2-Vds)) 使用模式 29 的測試程式 Figure 65: FET 測試步驟 , 模式 29 2.9.10 模式 30 將 20ohm 改成 200ohm,則模式 28 會變成 模式 30 2.9.11 模式 31 將 20ohm 改成 200ohm,則模式 29 會變成 模式 31 58 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.9.12 運用雙電壓源的 FET 測試方法 模 TYPE 式 BOM-V EXPECT-V OFFSET HI-PIN LO-PIN G-P1 FUNCTION DESCRIPTION QB 26 Gate source V(0~+12V) Voltage of Vd-s Drain source V(0~+12V) Drainpin SourcePin GatePin P-type,2 adjust source QB 27 Gate source V(0~-12V) Voltage of Vd-s Drain source V(0~-12V) Drain- Source- pin Pin GatePin N-type,2 adjust source 2.9.13 模式 26 2.9.13.1 模式 26 的硬體配置 Figure 66: FET 硬體配置, 模式 26  說明: 1. Vs1 和 Vs2 是系統直流電壓源, Vm 是測量電壓的伏特計 2. 輸出一個可調整直流電壓源(0-12V) ,串接一個 200ohm,到閘極(Gate) Pin 上 輸出一個可調整直流電壓源(0-12V),串接一個 20ohm ,到洩極(Drain) Pin 上 將源極(Source) Pin 跟 GND 連接 3. 測量在洩極(Drain) 跟源極(Source)之間降低的電壓 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 59 Test Research Inc. 2.9.13.2 模式 26 的測試程式 Figure 67: FET 測試步驟, 模式 26 2.9.14 2.9.14.1 模式 27 模式 27 的硬體配置 Figure 68: FET 硬體配置,模式 27 60 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.9.14.2 模式 27 的  Explanation: 1. Vs1 和 Vs2 是系統直流電壓源, Vm 是測量電壓的伏特計 2. 輸出一個可調整直流電壓源(0-12V) ,串接一個 200ohm,到閘極(Gate) Pin 上 輸出一個可調整直流電壓源(0-12V),串接一個 20ohm ,到洩極(Drain) Pin 上 將源極(Source) Pin 跟 GND 連接 3. 測量在洩極(Drain) 跟源極(Source)之間降低的電壓 Figure 69: FET 測試步驟,,模式 27 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 61 Test Research Inc. 2.10 Clamping Diode 測試原理 下面的圖形顯示的是 IC Clamping diode 的等效電路 Figure 70: IC Clamping diode 的等效電路 測試理論是在 I/O Pin 跟 VCC 之間,從 I/O Pin 輸入一個電流非常小的定電流源,假如 I/O 或 者 VCC 有 Open 的狀況的話,測量到的結果就不會是被二極體限制住的 0.7V 的電壓。 因此,藉著測量在 I/O Pin 跟 VCC 的電壓是否正常,就能夠知道 I/O Pin 或者 VCC 有沒有開路 的現象; 另一方面,I/O Pin 跟 GND 之間的關係也是如此,同樣是從 I/O Pin 輸入電流非常小的 電流源,然後量測 I/O Pin 跟 GND 之間的電壓是如何,就能知道是否 I/O Pin 或者 GND 有 開路的現象。 2.10.1 CLAMPING DIODE 測試的硬體配置 Figure 71: Clamping diode 的硬體配置  例如: 1. 送出 3mA、限壓 2.75V 的電流源到 diode 的正極 2. 測量電流流過 Diode 負載時產生的電壓 62 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.11 Agilent TestJet 測試技術以及理論 下面的圖形顯示的是可使用 TestJet Test 的 IC 內部的電路連結 Test Research Inc. Figure 72: IC 的內部連接電路 下面的圖形顯示的是 TestJet 測試構造以及相關的圖解 Figure 73: TestJet 的架構以及圖解 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 63 Test Research Inc.  說明: 其原理是利用 IC 內部的 Lead Frame 與 Sensor Plate 之間的微小電容量,當我們從 TEST PIN 送一個 300mV,10KHz 之訊號到待測物的待測腳上時,此時會將 IC 的其他接腳透過 FIXTURE 上的 TESTPIN 接到地,若是待測腳 OPEN 時由於 Lead Frame 上並沒有信號,所 以 Sensor Plate 上的 Amplifier 無法感應到夠大的電壓,當接腳是接上的時則因為 Lead Frame 與 Sensor Plate 之間的電容量使得 Sensor Plate 上的 Amplifier 可以感應到一個比 IC OPEN 時大的電壓,於是我們便可以依此電壓得知 IC 腳是否有 OPEN。. 在[IC Open Learning Window],可以設定 [Testjet enhance minimal SNR]、[TestJet Enhance min tolerance] 和[TestJet Enhance learning Low Value Limit] 的參數 ,來進一步提升 TestJet 測試的效能 .,相關的細節請再參考 TR5001T 應用手冊中,關於 IC Opening Learning 的章節. 64 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 2.12 三端電容極性量測技術 2.12.1 三端電容極性軟硬體需求  硬體需求  ATM Board 建議到 5 版  軟體需求  5T.100D1 以上 2.12.2 三端電容極性測試原理 1. 三端電容極性測試原理是利用電解電容的負極與外殼間的阻抗遠比正極與外殼間的阻 抗小,因此可以在電容的正負極間施加一直流電壓 0.2v, 並量測電容的外殼電壓值,由此電壓值 可以判斷出電容反插或缺件 2. 由於必須量測外殼電壓, 故只有直立式電解電容才能檢測. 3. 圖一為直立式電解電容的等效電路 Figure 74: 直立式 電解 極性 電容的等效電路 4. 圖二為電容正常時的檢測電路示意圖. 量到電容外殼電壓為 Vo1. TR5001T User Guide – Analog/Digital Test Theory v1.0.0 65 Test Research Inc. Figure 75: 正常的電容 5. 圖三為電容反插時的檢測電路示意圖. 量到電容外殼電壓為 Vo2 Figure 76: 反插電容 (Vo2 << Vo1) 66 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. 6. 圖四為電容缺件時的檢測電路示意圖. 量到電容外殼電壓為 Vo3. Figure 77: 電容缺件 (Vo3 << Vo1) 7. 圖五為電容外殼電壓 Vo1, Vo2, Vo3 的比較圖,由於 R1 << R2 ,且 Vo3 趨近於 0v, 故 Vo1 >> Vo2,Vo1 >>Vo3. 因此可以輕易的判斷出電容是否有反插或缺件. 8. . Figure 78: 電容比較表 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 67 Test Research Inc. 2.12.3 三端電容極性測試程式說明  測試點: Figure 79: 三端電容測試點  測試程式: Figure 80: 三端電容測試程式 1  說明: 測試原理為從 HiP 送 source voltage,然後從 G-P1 讀回量測值,由於缺件或反插,其量 測值很低(接近 0) ,所以只比較下限,上限 Don’t care。 Act_V Std_V Hlim Llim Mode Type Hip Lop Dly 68 電壓源,建議值為 0.2V. 偵測電壓值(Threshold), 設定值依照實際量測值判定. 固定為 –1 (Don,t care) 此建議值為 20, 因應實際測量值而更改. 固定在 8 或 18(applicable for anti-burst capacitor). 固定為 PX. 電容負端 (source pin) 電容正端. 因應實際量測判斷 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 Test Research Inc. G-P1 Sense Pin  除錯規則 將 Hip / Lop 相同的電容放在一起,例如 CE1,CE2,CE3 的 HiP 及 LoP 都是 1 及 3,所以 測試程式如下: Figure 81: 三端電容測試程式 Debug 時可交換 HiP 及 Lop 比較量測值,以決定較佳之 臨界值 (Std_V) 缺件量測值顯示為 –1,反向 模式 18 量測值為負值, 模式 8 則低於 臨界值* (1-下限%) 若交換 HiP 及 Lop 量測值差異不大可調整 Delay time 或 Source voltage(Act_v) . 若交換 HiP 及 Lop 量測值皆很低,可能是第三端接觸問題,可先檢查第三端是否接觸 正常或待測電容有歪斜,可用換針或扶正待測電容方式解決 . 治具製作時第三端選用測詴針,需考慮相同位置待用料的高度差異,以免造成接觸不 良或刺穿待測物的問題 三端電容量測是用來檢測缺件及反向,無法檢測錯件 可利用量測分析工具(Hot Key F12),決定較佳臨界值,延遲時間 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 69 Test Research Inc. 2.13 Diode Test 2.13.1 DIODE TEST 模式 TYPE D D D D D D D BOM-V Voltage source Voltage source Current source EXPECT-V forward knee voltage forward knee voltage Expect current Expect current forward knee voltage forward knee voltage forward knee voltage 模式 HI-PIN LO-PIN FUNCTION DESCRIPTION 0 Anode Cathode 10V-3mA Function 1 Anode Cathode 10V-20mA Function FVMI, 5 N P StimV(max)=12v, R=1Ko FVMI, 6 N P StimV(max)=12v, R=200o 24 Anode Cathode 10V-1mA Function 25 Anode Cathode 10V-5mA Function 40 Anode Cathode Programmable current 70 TR5001T User Guide – Analog/Digital Test Theory v1.0.0 2.13.2 二極體硬體配置 (模式 0, 1, 24, 25) Test Research Inc. Figure 82: 二極體硬體配置,模式 0, 1, 24, 25 順向電壓測試是利用電流源(有設定電壓上限),順向連接二極體元件, 然後用伏特計來測量二極體兩端的電壓差。 電流源會因為不同的模式而輸出不同的電流, 電壓上限是設定在 Expect-V 欄,可參考下列圖表的說明:。  除錯: Expect-V X<=2 2

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。