首页资源分类电子电路其他 > 在更高的抽象层次设计 ASIC IP

在更高的抽象层次设计 ASIC IP

已有 447940个资源

下载专区

文档信息举报收藏

标    签:MentorASICIP

分    享:

文档简介

在特定图像处理硬件设计中成功运用 High-Level Synthesis (HLS) 和 High-Level Verification (HLV) 数年之后,Qualcomm 认识到了 HLS/HLV 的优势,并希望探索在公司内部署该流程。要让 HLS/HLV 能成功予以采用,HLS 编码风格、代码检查、约束驱动型综合、设计构造以及 C++ 和 SystemC 代码的结构和功能验证都需要标准化的企业设计流程。本白皮书将探讨这种全新的 HLS/HLV 流程能够为 Qualcomm 这类公司带来诸多优势的一些原因,概括说明该流程及其优点,并介绍其在不久的将来可如何提供更多有利功能。

Qualcomm 已在众多视频和图像处理 IP 设计中成功应用其 HLS/HLV 流程和 Calypto 的 HLS/HLV 技术,其中一些 IP 更是集成到了其旗舰级智能手机应用中。从在芯片中例化多次且带有紧密反馈回路的小型数据带宽压缩模块,到实现高度复杂逻辑的大型子系统,这类 IP 模块涵盖了从小型简单设计到大型复杂设计,充分验证了 HLS/HLV 在众多设计风格下的有效性。

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。