首页资源分类其它科学普及 > 大动态范围CMOS图像传感器技术

大动态范围CMOS图像传感器技术

已有 445122个资源

下载专区

文档信息举报收藏

标    签:CMOS

分    享:

文档简介

本文主要围绕CMOS图像传感器的动态范围扩展技术展开研究,总结分析了当前主要的动态范围扩展技术,选用性能较优的条件重置技术作为本文的核心,深入研究了条件重置像素结构各参数的选取依据,并且对指数时间采样条件重置像素结构进行创新性改进。同时,设计了一种新型的12位扩展ADC,作为指数时间采样条件重置CMOS图像传感器的列级ADC。 

文档预览

中国科学技术大学 硕士学位论文 大动态范围CMOS图像传感器技术研究与相关电路设计 姓名:卞育华 申请学位级别:硕士 专业:电路与系统 指导教师:卢结成 20090501 摘要 摘要 本文主要围绕CMOS图像传感器的动态范围扩展技术展开研究,总结分析 了当前主要的动态范围扩展技术,选用性能较优的条件重置技术作为本文的核 心,深入研究了条件重置像素结构各参数的选取依据,并且对指数时间采样条件 重置像素结构进行创新性改进。同时,设计了一种新型的12位扩展ADC,作为 指数时间采样条件重置CMOS图像传感器的列级ADC。 本文首先阐述了光电管的特性以及数理等效模型,包括电路模型和主要噪声 模型,在此基础上给出CMOS图像传感器关键参数的推导,主要包括动态范围、 信噪比两个重要参数模型,进而以这两个参数为主要依据对常规条件重置技术和 指数采样条件重置技术进行性能分析,给出了相关参数(比较电压、采样时间) 的选取依据。 通过对指数时间采样条件重置像素工作时序的分析,得出像素在积分周期内 存在多次的无效写SRAM操作的结论。对电路的工作时序进行优化,并加入脉 冲生成电路,消除SRAM的无效写操作。设计了一种新型的可配置单稳态脉冲 生成电路,利用工作在亚阈值区域的NMOS管作为电容的充放电回路,电路结 构更好地与CMOS工艺兼容。对整个像素单元进行数模混合仿真验证,证明 SRAM写操作的有效性以及新型指数时间采样条件重置像素工作的可靠性。像素 单元的动态范围在常规条件重置电路的基础上提高12dB,SRAM平均写操作次 数由2.1/2N次降为1次。 针对新型指数时间采样条件重置像素输出信号的特殊性,设计了一种新型的 12位扩展ADC(基于8位逐次逼近ADC结构),可以对像素的模拟输出电压和 SRAM中重置时间数值进行处理,直接输出合成后的转换数值。设计的主要模块 包括电荷再分配电容阵列DAC模块、迟滞比较器模块和移位SAR数字模块。利 用数模混合仿真对输入信号进行全摆幅扫描,ADC呈良好的线性输出,并对ADC 的失调误差、积分非线性和微分非线性等性能参数进行了分析。 关键词:CMOS图像传感器指数时间采样条件重置单稳态脉冲逐次逼近ADC Abstract Abstract This paper aims at researches on the extending methods of dynamic range of dynamic CMOS image sensor.It analyzed and concluded current popular methods of range extending.and select conditional reset technology aS the core point of this paper. Based on the in.depth study of conditional reset technology,this paper improved the sample structure of index time conditional reset circuit.At the same time,this paper sample designed a new 12bit extended ADC for the column level ADC of index time conditional reset pixel. At first,this paper described the characteristics and equivalent mathematical model of photodiode,including circuit models and main noise models,and presented the derivation of key parameters of CMOS image sensor,such as SNR and DRF.After then,it analyzed the performance of index time sampling conditional reset pixel circuit. According to analysis,there are ineffective writing operations on SRAM in integrating period of pixel.This paper designed a novel mono-stable pulse generator to form a new writing model of SRAM,and ineffective writing operations are eliminated.A NMOS transistor working in sub—threshold region was settled in circuit to work as charge path of capacitance.Digital-analog mixed simulation Was done for the whole pixel unit to prove the reliability of SRAM writing operation and photodiode’S conditional resetting.The dynamic range of new type pixel unit is 1 2dB higher than regular conditional reset circuit,and average times of writing operation are reduced from 2.1/2N to 1. Considering the particularity of new pixel’S output signal,this paper designed a new 1 2bit extended ADC(based on 8bit successive approximation ADC)to processing pixel’S analog output and SRAM’S digital value simultaneously.The key modules related to ADC designed in this paper included capacitive charge redistribution network DAC、hysteretic comparator and shift-SAR digital module. Simulation results prove that the ADC has a good linear output.At the end of this paper,it analyzed the ADC’S performance in—depth such as offset error、integral nonlinearity and differential nonlinearity. Keywords:CMOS image sensor,index time sampling conditional reset,mono—stable pulse,successive approximation AD II 中国科学技术大学学位论文原创性声明 本人声明所呈交的学位论文,是本人在导师指导下进行研究工作所取得的成 果。除已特别加以标注和致谢的地方外,论文中不包含任何他人已经发表或撰写 过的研究成果。与我一同工作的同志对本研究所做的贡献均已在论文中作了明确 的说明。 作者签名:二瞰 IIIi-字IIII: ≯^,f.、S·叶 中国科学技术大学学位论文授权使用声明 作为申请学位的条件之一,学位论文著作权拥有者授权中国科学技术大学拥 有学位论文的部分使用权,即:学校有权按有关规定向国家有关部门或机构送交 论文的复印件和电子版,允许论文被查阅和借阅,可以将学位论文编入有关数据 库进行检索,可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。本人 提交的电子文档的内容和纸质论文的内容相一致。 保密的学位论文在解密后也遵守此规定。 作者签名:—二}埠.一 虹公开 口保密(——年) 导师签名 签字日期:上型£:』:竺 签字日期 第l章绪论 第1章绪论 随着现代计算机技术以及信息处理技术的发展,智能系统正在越来越多地帮 助人类处理外界的各种复杂信息,这些信息包括自然界的声、光、温度、压力以 及气味等等。人类通过五官接受获取外界信息,其中人眼通过获取图像得到的信 息量最大,据统计,人类获取信息的75%是通过视觉器官得到的。基于视觉图像 巨大的信息量,先进的图像获取技术也就成了现代智能系统的重要组成部分。 图像传感器是图像获取设备的核心,目前主流的固态图像传感器主要包括 CCD(Charge.Couple Device)图像传感器和 CMOS(Complementary Metal.Oxide.Semiconductor)两种。CCD图像传感器由于其较高的填充因子FF(Fill Factor)和较低的固定模式噪声FPN(Fix Pattern Noise)已经得到广泛的应用,但因 其存在着多电压,高功耗,低速度,难与CMOS集成等缺点,限制了它的应用。 CMOS图像传感器正是解决了CCD存在的问题而得到了越来越多的关注,特别 是近几年来,随着CMOS 512艺的发展,有可能开发出超低功耗的单片相机系统。 CMOS图像传感器目前还存在很多问题,主要集中在噪声抑制困难和动态范 围有限两方面,其中有限的动态范围严重限制了CMOS图像传感器在某些领域 的应用,比如交通监控、医疗检测设备等。扩展CMOS图像传感器的动态范围 是当前该领域研究的重点,很多研究已经取得了技术性的突破并且成功运用到产 品中,新成果在动态范围方面有了很大的改善。 本章首先介绍CMOS图像传感器的发展历程、性能特点,然后介绍一下当 前CMOS图像传感器的研究现状以及现有的动态范围扩展技术,最后介绍一下 本文的研究重点和组织结构。 1.1选题背景 1.1.1 CMOS图像传感器的发展历史 早在20世纪六七十年代,CMOS图像传感器就以第一代固体图像传感器的 身份问世了,该技术的出现时间比CCD技术早了很多,在60年代中期,利用 MOS管扫描电路构成的光电图像传感器已经成型。但由于CMOS工艺技术落后, 导致CMOS像素单元尺寸较大且性能低下,在之后相当长的一段时间里,对该 技术的研究进展缓慢。1970年后,CCD图像传感器诞生,其很快以其优良的性 第1章绪论 能(低噪声、大动态范围、像素尺寸小以及高感光度)统治了图像传感器领域。在 此之后的二三十年里,CCD图像传感器在图像传感器领域一直占有主导地位。 到了90年代,CMOS工艺取得了长足的进步,CCD图像传感器在几十年的 发展过程中也暴露出了很多难以克服的缺陷(多电压,高功耗,低速度,难与 CMOS集成),CMOS图像传感器的低成本、低功耗、高度集成化、单一工作电 压、局部像素可编程随机读取等优势逐渐体现出来,对于CMOS图像传感器的 研究也进入了一个全新的阶段。同时大量新兴应用领域出现,如汽车摄像、移动 电话、PC摄像头、空间摄像、医学检测以及3D应用领域等,广泛的应用领域 大大刺激了CMOS图像传感器的飞速发展。· 1.1.2 CMOS图像传感器性能特点 在长达二三十年的发展过程中,CMOS图像传感器逐渐发展出三类结构: CMOS无源像素图像传感器(PPS),CMOS有源像素图像传感器(APS)和CMOS 数字图像传感器(DPS)。 无源像素图像传感器(PPS)结构在六十年代被首次提出(Weckler,1967), 该结构传感器主要由光电二极管和MOS开关构成,光电二极管处于反偏状态, MOS开关连接光电二极管和列总线。当MOS开关选通后,光电二极管上由光电 流产生的积分电荷与列总线共享,电荷在两者之间流动,形成电流,列总线末端 的电荷放大器将该信号放大转换成电压输出。无源像素结构如图1.1所示。 BitLine 图1.1无源像素结构 无源像素结构较为简单,仅仅由光电二极管和MOS开关组成,因此其像素 填充率(FF)较高。但是该结构传输线电容对输出信号影响较大,像素读出噪声 较高,极大地限制了该结构的应用。 有源像素传感器(APS)是指在像素单元中包含有源晶体管的像素阵列,其 中最常见的是与CMOS工艺兼容的CMOS光电二极管型有源像素传感器,图1.2 为其电路结构示意图: 2 第1章绪论 BitLine vm-q ● SelectRow ; 图1.2有源像素结构 常规有源像素结构主要由光电二极管和3个MOS管构成,M1为复位管, M2构成源跟随器,M3为行选通管。当吃为低电平时,Ml选通,像素复位, 光电二极管寄生电容充入复位电荷。当%返回高电平时,膨1截止,光电流对 寄生电容放电。M2管将肋电压输出,M3为行选开关,当吆为高电平时,一 行的像素被选中。若不考虑MOS沟道调制效应,输出电压圪叫将与光电管电压 呈线性关系,两者之间相差一个MOS管导通阂值压降%。由于在像素内加入了 有源电路,使得像素电压信号得到缓冲和放大,在提高了像素灵敏度的同时,也 大大降低了噪声影响。有源像素结构相对于无源结构像素填充率下降了不少,但 是随着集成电路工艺的进步,填充率的影响越来越小,因此有源像素结构已成为 目前CMOS图像传感器的主流结构。 CMOS数字图像传感器(DPS)通过在每个像素中加入ADC单元或将几个 邻近的像素组成像素元组共用一个ADC直接将PD输出的模拟信号转换为数字 信号,图1.3为其电路结构示意图。 out 图1.3数字像素结构 3 第1章绪论 数字像素的主要特征是采用像素级ADC,从而消除了信号在列总线上传输 所引入的噪声,相对采用芯片级和列级ADC的图像传感器,该结构可以得到更 高的信噪比和更低的功耗(U.Ringh,1996; B.Pain,1994)。目前限制DPS 技术发展的主要问题是较低的填充率和像素级ADC结构的设计与实现,由于像 素级ADC对信号处理速度要求较低,现在常用的ADC结构有精简型过采样 ADC,以及多路位串行(MCBS)结构的ADC。Amine Bermak(2005)等研究人员利 用光强和像素单元积分时间的关系,提出一种脉宽调制型CMOS数字图像传感 器,给CMOS图像传感器的设计开辟了一个新的思路。随着集成电路工艺的发 展,CMOS数字图像传感器将成为未来的主流结构。 1.1.3 CMOS图像传感器研究现状及动态范围扩展技术介绍 目前CMOS图像传感器的研究重点主要集中在六个方面:低噪声、大动态 范围、高灵敏度和高填充率、低功耗、低电压操作和高速图像获取。这六个方面 在某些情况下相互抑制,如想获得低噪声的性能,则必须加入额外电路结构进行 噪声抑制,势必会降低填充率加大功耗;如果要提高动态范围,则必须加大输出 电压的摆幅,从而增大功耗提高操作电压等等。因此,设计人员应根据传感器的 应用领域的不同,对其性能做出权衡取舍。 本文主要对CMOS图像传感器的动态范围扩展技术进行研究,在确保动态 范围得到有效扩展的同时,对其他各方面性能进行优化。由于CMOS图像传感 器(APS)采用电荷积分感光的方式,有限的阱容必然导致动态范围受限。传统 的CMOS图像传感器(APS)的动态范围一般在70dB左右,而一般户外图像的 动态范围都在100dB以上>、人眼的动态范围可以达到200dB。有限的动态范围使 得CMOS图像传感器的应用领域大大受限,例如在医疗成像方面,有些疾病的 诊断主要通过成像局部的细节观察得出的,但是如果图像存在过曝光使得部分细 节丢失,则诊断的准确率会大大下降,甚至会造成严重的医疗事故。 由于动态范围性能对CMOS图像传感器的性能的影响越来远严重,动态范 围扩展技术逐渐成为研究的热点,很多研究人员提出了一些新式的扩展技术,目 前常用的动态范围扩展技术有多次采样,条件重置,对数扩展,线性对数复合响 应,势阱容量调节,局部曝光等方法。 多次采样技术是在一个积分周期内对同一场景进行多次曝光,每次曝光的时 间不同,长曝光时间主要针对弱光强区域,短曝光时间针对强曝光区域,生成的 多幅图像通过后端电路或软件算法进行合成从而得到最终的高动态范围图像。多 次采样技术在不损害信噪比(SNR)的基础上,可以获得较高动态范围的图像,且 曝光次数越多,信噪比越高,信号变化越均匀。但是多次曝光技术在积分周期内 4 第1章绪论 需要对多幅图像进行缓存,需要用到大量的存储单元,多次的曝光操作也对ADC 的转换速度提出了很高的要求。同时,在多次曝光期间,场景必须保持静止,否 则合成后的图像质量将大大下降。 条件重置技术实际上是对多次采样技术的改进,若场景光强较大,重置电路 在积分周期内会对像素进行复位,避免像素饱和,ADC仅仅需要对最后的像素 电压进行转换,克服了多次采样需要对曝光图像进行多次转换的缺点,同时继承 了多次采样技术高信噪比的优点。本文采用的指数时间采样条件重置技术正是该 方法的一种改进,动态范围得到了进一步的提高。 对数扩展技术有别于其他积分型像素,它是将有源像素复位管栅源互联,使 得该MOS管工作于亚阈值区域,利用工作在亚阈值区域的MOS管电流电压的 对数特性来实现动态范围的扩展。对数模式像素电路结构简单,且扩张动态范围 效果明显。但是该技术对MOS管工艺有着十分强的依赖性,MOS管的失配将导 致严重的噪声,同时由于对数曲线的特性,像素在强光条件下灵敏度大大下降。 因此,该技术主要用于对动态范围要求极高,但对图像质量没有较高要求的场合。 线性对数复合响应技术将具有高信噪比性能的线性像素和具有高动态范围 性能的对数像素的优势相结合,在像素积分周期内人为设置转换点,当输出低于 转换电压时,像素工作在线性模式,高于转换电压时,像素切换到对数模式。通 过该技术,可以在低中等光强条件下得到信噪比较高的图像,同时在强光条件下 能保持较高的动态范围。该技术同样对MOS管工艺有很强的依赖性,转换点电 压的失配也会导致图像质量的下降。 势阱容量调节技术是通过调节光电二极管的势阱容量来实现动态范围扩展。 其电路结构是在光电二极管输出端加入横向溢出栅,在阱容调节电压的控制下, 调节输出电压与输入光强曲线的形状,实现动态范围的扩展。由于势阱容量调节 技术人为地压缩了转换曲线,输出信噪比较低。同时,阱容调节技术对控制时序 有严格的要求,一般只能应用在像素规模较小或分辨率较低的场合。 局部曝光技术是像素根据入射光强自适应调节积分时间,避免饱和。当入射 光线较弱时,延长曝光时间,当入射光线较强时,缩短曝光时间,因此整个图像 避免了局部过曝光或曝光不足的现象。该技术从理论上是扩展动态范围的最佳方 案,但是在硬件实现的时候会遇到很大的困难,局部曝光需要对光强进行预判, 预判电路一般较为复杂,而且后期的图像重构也较为复杂,图像处理单元要求较 高,种种因素限制了其在实际系统中的应用。 综上所述,目前对CMOS图像传感器动态范围扩展技术研究还处于起步阶段, 很多研究人员提出的方法都存在待解决的问题,在扩展动态范围的研究领域内, 还没有一种技术能够具有绝对优势,很多方法和技术都有待改进之处。因此,本 5 第1章绪论 文在对一般动态范围扩展技术进行研究对比后,选用电路复杂度中等、动态范围 扩展性能较好的条件重置技术作为研究核心,对其进行深入分析,并设计了相关 电路模块。 1.2本文的研究内容和组织结构 本文主要以CMOS图像传感器动态范围扩展技术为研究重点,以条件重置 技术为核心,在此基础上对指数时间条件重置技术进行深入分析和电路设计。 第二章主要对CMOS图像传感器的基本原理和主要参数进行阐述,光电二 极管是CMOS图像传感器的光敏部分,其数理模型是电路仿真的基石。同时为 了对像素电路的信噪比和动态范围扩展因子进行分析,本章对这两个参数进行了 推导并得出最终的等效模型,为后面章节的分析提供理论基础。 第三章主要对常规条件重置技术进行分析,从信噪比和动态范围扩展因子角 度给出了采样时间和参考电压的选取依据,分析了该电路结构的复位误差,进而 引出指数时间采样条件重置技术,对其进行深入分析,给出参考电压的选取依 据。 第四章首先分析了指数时间采样重置电路存在的问题,对电路结构进行创新 性改进,加入脉冲生成单元来控制像素SRAM的写操作,消除了无效的数据翻 转。单稳态脉冲生成器与CMOS工艺兼容性好,脉冲宽度外部可调。设计了像 素时序控制模块,与像素单元进行数模混合仿真。仿真结果验证SRAM写入数 据正确,平均翻转次数降为1次,消除无效翻转。 第五章主要设计了新型指数时间采样条件重置像素的列级ADC。针对像素 输出信号的特殊性,设计了一种新型的12位扩展ADC,可以对像素输出的模拟 电压和数字信号进行转换合成,直接输出最终结果,方便后续电路的处理。对 ADC进行了数模混合仿真验证,结果显示ADC呈良好的线性输出,积分非线性 和微分非线性都较小。 第六章进行了全文总结和展望。 6 第2章CMOS图像传感器基本原理和主要参数 第2章CMOS图像传感器基本原理和主要参数 CMOS图像传感器像素部分主要是由光电二极管、MOS场效应管、MOS放 大器和MOS开关组成,本章主要介绍光电二极管感光原理、CMOS图像传感器 的噪声模型以及CMOS图像传感器的主要性能参数。 2.1光电二极管感光原理及数学模型 2.1.1光生伏特效应 光生伏特效应是基于半导体PN结基础上的一种将光能转换成电能的效应。 当入射辐射作用在半导体PN结上产生本征吸收时,价带中的光生空穴与导带中 的光生电子在PN结内建电场的作用下分开,并分别向如图2.1所示的方向运动, 形成光生伏特电压和光生电流的现象。 半导体PN结的能带结构如图2.2所示,当P型与N型半导体形成PN结时, P区和N区的多数载流子要进行相对的扩散运动,以便平衡它们的费米能级差, 扩散运动平衡时,它们具有如图所示的同一费米能级EF,并在结区形成由正负 离子组成的空间电荷区或耗尽区。空间电荷形成如图2.1所示的内建电场,内建 电场的方向由N指向P。当入射辐射作用于PN结区时,本征吸收产生的光生电 子与空穴将在内建电场力的作用下作漂流运动,电子被内建电场拉到N区,而 空穴被拉到P区。结果P区带正电,N区带负电,形成伏特电压。 入射辐射 @.+④ ee电子i; ① ee叫 半二穴“①① ·●l———————一 内建电场 图2.1半导体PN结示意图 7 第2章CMOS图像传感器基本原理和主要参数 EF ED 图2.2 PN结的能带结构 2.1.2光电二极管伏安特性 光电二极管在形成光生电势的过程中,光电流如从Ⅳ区流向P区,光生电 动势使得尸区和Ⅳ区之间产生注入电流‘。正向导通时,光电二极管的伏安特 性与普通二极管相同,可以用式2.1表示。 里兰 ‘=‘(e灯一1) (2.1) 其中乞是州结的反向饱和电流, k是玻耳兹曼常数,g是电子电荷, 丁是绝对 温度。如果光电二极管外接回路, 则伏安特性如式2.2所示; ,=‘一‘=‘p2r一1)一如 (2.2) 式中I是回路的总电流,方向与‘相同,V是删结两端的电压。光电流‘由式 2.3得出: .P j肪2 77口万 (2.3) 其中77是量子效率,表示每个入射光子产生的电子空穴对数目,h是普朗克常数, P是单色辐射功率,7是入射光波长。若忽略少子形成的扩散电流,量子效率可 以表示成式2.4所示: 刁(五)--1—8一∥ (2.4) 式中口是光电材料的吸收系数,与波长和光电材料特性有关。形是势垒区宽度, 可以由式2.5计算得出: 矿=肾 (2.5) 8 第2章CMOS图像传感器基本原理和主要参数 式中圪,是内建电势,圪是外加反向偏压,Ⅳ6是轻掺杂区浓度,气是硅的介电常 数。 综合上述分析,光电二极管的伏安特性可用图2.3表示。当辐射功率P=0 时,光电二极管的伏安特性曲线与普通的二极管相同;而受到光照时,伏安特性 曲线整体向下移动。 当光电二极管用作光伏探测器时,州结外部无偏置电压,工作区落在第四 象限;而当州结外加反向偏压时,工作区在第三象限,当厶》‘时, 卜一如一硼寺 心·6’ 彳光敏二极管 区域 。 // 瑚|k1 /} / U 。 r 图2.3光电二极管的伏安特性曲线 2.1.3光电二极管电路模型 光电二极管的等效电路模型反映了光电二极管工作时的各主要变量之间的 关系(张小波,2008)。当光电二极管外加反向偏压时,其工作在积分状态,等 效电路模型如图2.4所示: Rs Iph 上 I P 亍壬da,k中Rs‘二{二二c『一: 图2.4工作在积分状态的光电二极管电路模型 图中‘为光电流源;暗电流源k用反偏的理想二极管表示,典型值为几 9 第2章CMOS图像传感器基本原理和主要参数 .肛;R小为等效的并联电阻,典型值为107—1012Q:o为光电二极管的等效电容, 典型值为几十fF;瓜为等效的串联电阻,典型值为几Q。因此可以采用 (L,k,q,如,R)五个参数描述光电二极管的工作状态。由于q与偏置电压有 关,当偏置电压发生变化时,巴发生微小的改变;且二极管的参数较为复杂, 采用反偏二极管描述暗电流源在实际应用中不是很方便。为此,可以采用简化的 光电二极管模型,如图2.5所示: Ipl寸Idark Cd+Co 图2.5光电二极管的简化模型 图中k为等效电流源,为光电流与暗电流之和k=‘+k;电容e为光电二 极管结电容q与杂散电容Co之和,为了便于分析,通常可以认为e为常值,典 型值为几十∥。 2.1.4光电二极管噪声模型 (1)热噪声 热噪声是电子在光电二极管器件中的热随机运动而产生的噪声,是一种白噪 声。噪声电压均方值为: U2嬲=4灯△厂 (2.7) 式中,K为玻尔兹曼常数,T为光电二极管工作地绝对温度,厶,是工作频 带的带宽。降低工作温度是减小热噪声的有效方法。 (2)散粒噪声 散弹噪声是一种电流噪声,是由于有源器件内部的载流子不均匀通过势垒区 引起的一种起伏过程。散弹噪声具有白噪声的性质,是服从高斯分布的随机过程。 其电流噪声的功率谱密度为: S|(n=I讴 (2.8) 其中I。为通过势垒区电流的平均值。 lO 第2章CMOS图像传感器基本原理和主要参数 以上两种噪声构成了光电二极管的主要噪声源,其中散粒噪声对CMOS图 像传感器的影响尤为明显,它也是影响CMOS图像传感器信噪比和动态范围的 主要因素。 2.2 CMOS图像传感器关键参数的数学模型 目前大部分COMS图像传感器都是采用电流积分型信号输出方式(对数像 素结构除外),因此本节主要基于积分型像素来讨论其数学模型的推导,并在此 基础上给出信噪比和动态范围的计算公式,为后面章节的电路性能分析提供理论 基础(David X.D.Yang et al,1999)。 对于积分型像素,其工作原理主要是反向偏置的光电管通过光电流对预充 在结电容上的电荷qm戤在时间‘。。内进行放电,结电容上的电荷变化量也称收集电 荷,该电荷变化量与光电流大小呈线性关系。电流积分型工作方式见图2.6。 Q T 图2.6电荷变化量一时间 由于光电二极管的阱答有限,在强光的条件F,会出现提前饱和的现象, 因此像素的电荷输出为:min{P,D)dr,‰},图2.7给出像素的数学模型。 厂[,(,).0≤r≤丁]5min{F l(t)dt,qm斟},锄表示光电流,易表示暗电流,厶@)表 示由光电流和暗电流产生的散粒噪声,根据散粒噪声的功率谱公式,它的值为 g(0+易)。g表示电荷电压转化增益。Q,表示由读出电路引入的读出噪声(包括 放大器偏詈噪声和复付噪声等)。 第2章CMOS图像传感器基本原理和主要参数 id Is(t) Q, g V 图2.7像素数学模型 利用图2.7所示的模型可以定义CMOS图像传感器动态范围DR和信噪比 SNR,动态范围是指像素最大非饱和信号与最小可测信号的比值。对于积分型像 素,像素信号是指0,最大非饱和信号‘n强=等一岛。而最小信号‰,对于光 ‘int 电二极管则比较难定义,一种比较通用的方法是在无光照条件的情况下测试像素 的输出信号,然后折合到输入端,计算出等效输入信号,这个信号就是最小可测 信号。为此,重画像素模型如图2.8。 N Q 图2.8综合噪声源后的像素模型 模型中噪声被综合到变量N中,它是读出噪声Qr和散粒噪声Q输出总和, fo(i)=九f;o≤f≤刀,其中待锄+‘。积分模式下,Z(f)=min{iti。。,qm。},假设 f≤挚,则Q=r“‘(f)魂,其结果方差为g(‰+‘)‰,因为Q和Q,不相关, ’int 所以总噪声功率《=g(‘+毛)‰+Z,将此输出功率折合到输入端即可计算出 等效输入噪声M。 12 第2章CMOS图像传感器基本原理和主要参数 Ni 图2.9输入等效噪声模型图 为了便于计算,重画模型如图2.9,假设‰远远小于f,可以得到 Z(f+M)≈五(D+N,fd(g),因此输入等效噪声功率为: 吒=番=譬 @9, 将%设为零,可以得到‘;。=÷√g乇‘。。+Z,从而可以推出动态范围的公式定义: ’znt DR:k:鱼≤丝 (2.10) lmin qqidtmt+《 同时可以推算出信噪比SAR的公式,它是输入信号功率磊和输入等效噪 SNRc妒蒜 声功率吒的比值,得到如下公式: 眨,-) 动态范围和信噪比是衡量CMOS图像传感器性能的两个重要参数,公式 2.10和公式2.11也是本文后续工作的基础。 2.3总结 本章主要从数理模型的角度对光电二极管伏安特性、光电二极管的噪声模型 以及积分型CMOS图像传感器的主要参数模型进行了分析和推导,着重强调了 动态范围DR和信噪比SNR这两个参数,为后续的电路设计以及性能分析奠定 理论基础。 13 第3章指数时间采样条件重置技术性能分析 第3章指数时间采样条件重置技术性能分析 条件重置技术是扩展动态技术的一种,该技术的特点是不改变像素感光电路 的结构,在像素单元中加入一系列的控制电路和存储单元,通过对象像素进行条 件复位并且记录复位位置或次数,最后将像素亮度信息与存储信息进行合成得到 高动态范围图像。该技术最早由Sung-Hyun Yang在2002年提出,实际上是对多 次采样技术的改进,由于多次采样技术需要在多个时刻对图像进行采集,然后对 多幅图像进行合成,这中间涉及到实时模数转换、存储和图像数据合成,系统复 杂性相当高,同时也带来了高的功耗和大像素尺寸等缺点,不利于在便携式设备 中的应用,特别是在采样次数较多的情况下,几乎难以在实际系统中应用。 3.1普通条件重置技术原理 条件重置技术是在CMOS图像传感器原有的重置电路技术上再加入一个受 像素输出反馈控制的重置电路。光电流较大时,光电管电压下降较快,很快就会 接近饱和,加入重置电路后,在积分周期内,在采样时间点将像素输出电压和基 准电压比较,若低于基准电压,则通过控制电路将光电管复位,避免光电管饱和。 条件重置技术需要在像素内置计数器,用来记录重置时间信息,该信息与最后的 像素输出AD值进行合成,得到最后光强数值。 3.1.1条件重置像素电路结构 条件重置像素电路对标准APS改动较少,仅仅加入另外一列复位电路。 Vrst-,[ M 图3.1条件重置电路像素结构 15 第3章指数时间采样条件重置技术性能分析 M1管是初始复位管,对PD进行复位后,PD开始接受光照,‰下降,‰ 同时下降,在某个固定时刻,将‰与设定的%比较,若‰<%,则通 过%删信号控制M2管导通,将PD复位。 b0 bl V略cI Vbins \ \ 。\ ‘\ \ N\ V\ | { l 、 t/s 图3.2条件重置技术系统框图和PD输出波形 图3.2给出了条件重置系统框图,条件重置像素单元主要包括四个部分: 双复位像素单元,比较重置电路,计数单元,信号采样保持单元(张小波,2008)。 双复位像素单元即图3.1所描述的电路,在普通像素单元中多加入一个复位管, 供重置复位使用。比较重置单元实际上就是一个比较器,将像素输出电压和基准 电压比较,若比较成功,输出信号将像素复位。计数器是对像素在积分周期内的 复位次数进行计数保存,其保存数值用于后期的数据合成。信号采样保持单元主 要对像素积分电压和复位电压进行采样保持,供后续电路处理。复位电路由MOS 管M1,M2构成,在积分初始前,%为低电平,M1管导通,肋被充电至%, 然后‰恢复为高电平,M2管为条件重置复位电路,当比较器的输出信号%,删 为低电平时,M2管导通, 尸D复位。M7管为采样开关,在采样比较时,K:为 16 第3章指数时间采样条件重置技术性能分析 高电平,M7管导通,肋输出信号与参考电压%进行比较,当PD输出电压高 于%时,比较器输出信号圪删为高电平,M2管截止,光电流继续对肋放电; 当肋输出电压低于%时,‰为低电平,M2管导通,像素单元条件重置,尸D 复位,此时计数器中的数值加l,记录积分周期内复位的总次数。图3.2所示的 计数器为两位,bo,6l为计数器的输出信号。信号采样保持单元电路由MOS管 M3,M4,M6,M7,采样电容q,c2和偏置电流源组成。M3为源跟随电路,将肋 的输出电压读出;M4为行选开关,当%,为高电平时M4导通,该行的像素被 选中;M5为偏置电流源,为M3,M4提供合理的工作电流;M6,M7,G,C2为 采样保持电路,在积分周期开始时,尸D复位后,K。为高电平,M6管导通,输 出电压采集到电容Cl上;积分周期结束时,以:为高电平,M7管导通,积分结 束时的输出信号采集到电容C2上,Cl,c2存储的信号用于∞S处理,减小固定模 式噪声的影响。 图3.2是采用条件重置技术的PD输出波形,图中的比较采样点为积分周期 内的四等分点,%在T处与%比较且低于%,PD被复位,同时计数器增加1, 在随后的两个采样比较时刻也都产生了复位,计数器最后保存值为3。不同的复 位次数对应的输出电压合成关系如下表: 表3.1条件重置扩展因子对照表(4T) ‰ 复位次数 像素输出 1(圪妇枷>%) 1(圪眦埘<%) 吆砒f 复位时刻 3T 2T 扩展因子 4 2 实际输出值 4yA嘶}喇 2圪枞 2(不存在) 3 圪鼬讲 4 4匕批, 在4T等分采样情况下,不可能出现2次复位的情况,而在1次复位的情 况下,需要将‰与%比较,判断复位发生时刻,从而来判断扩展因子。根 据表中给出的信息,采用4T采样比较的条件复位电路可以将动态范围扩展4倍 即12.04dB。 17 第3章指数时间采样条件重置技术性能分析 3.1.2条件重置技术性能分析 3.1.2.1相关设计参数的确定 通过上一节的分析,条件重置电路需要确定的参数主要有两个:采样时刻‘ 和参考电压%,下面来分析这两个参数对动态范围性能的影响以及如何来确定 这两个参数。 以一次采样比较条件重置技术为例进行分析,如图3.3所示,‘为采样时刻 点,令D 2fi。。/^为采样时间比例因子(B>1),‰为积分周期,定义厶2为常规 像素最大积分电流: Jph2"-警一L ㈦D 厶-为临界重置光电流,大于‘。的光电流在‘处将被复位然后在剩下的积 分时间内重新放电积分。 ,phl=竿一厶 @2, Vreset Vref Vsat tl tint 图3.3条件重置参数分析图 由图3.3可知,当‘≤厶:,不管,l是否重置,光电管都不会饱和;当%>‘: 时,在‘处必须复位才能避免饱和,因此临界管电流厶,必须小于等于如:,才 18 第3章指数时间采样条件重置技术性能分析 能确保在任何光电流的情况下都不出现饱和,即: 竿邮警。 一厶。 (3.3) ‘ k 其中B=,i。。/fl,推出: %>(1一吉)Qm戤 (3.4) 其中%=(%一‰)e,Q积=(‰一‰)e,得到: %≥(1一吾)(‰一‰)+吃 (3.5) 通过3.5式,可以确定%的取值范围,当像素在‘时刻复位后,光电管在 剩余时间里重新积分,可以推出最大积分电流%,的表达式: %,=告一厶 @6, 脚一=舞舞==器誊≈≈圭毒 n7, ” fi。t p 在合理设置%保证不出现饱和状态的情况下, 即: %≥(1一吉)(‰一%)+‰时,通过第二章中模型公式对条件重置电路的信噪比 19 第3章指数时间采样条件重置技术性能分析 (如+厶)‘。。 。≤‘≤竿一厶 Q(f)= (%+厶)(‘m—ti) 号导小%≤告一L n8, I研>兰^ 噪声功率如下式所示: q(厶+乃)‘。。+万2, 盯2口2 口(k+乃)(‰-t,)+cr2, 峨≤竿~ 半小厶≤怎一L @9) 根据3.8和3.9式可以推导出SNR: 跚= 王 。≤岛≤半一厶 ‘ 竿小厶≤鲁一乞 (3.10) ”I●f_-0l●I SNR下降时的光电流%: 锄‰=竿一厶 (3.11) 为了直观分析条件重置技术的信噪比性能,选取典型参数对Iph—SNR关系 进行仿真观察,Qm。=40000e一,%=20000e一,q=20e一,乞=5fA,,l=lOms, fi。。=20ms,Iph-SNR关系如图3.4。图中SNR出现跳变的光电流%=315.4fA, 下降信噪比眠=7.02dB,当光电流达到635.8fA时,像素饱和,SNR达到最 大值SNRm。=105.7dB并保持恒定。 第3章指数时间采样条件重置技术性能分析 ∞刁 匹 Z 们 图3.4 Iph—SNR仿真曲线 由于符合Q,矿≥(1一争Q觚条件的%都可以构成条件重置,因此有必要讨论 一下%的选择对性能的影响,首先确定衡量指标。不同的%会对应不同的 Iph_SNR曲线,可以计算田氓来讨论%的影响。 螺警攀糟L套NRum+n缱。醚撕 sNR= (3.12) I印h2一I舭 I曲2一I帆 SNR表达式直接积分较为复杂,可以采用等间隔求和的方法对积分表达式 进行转换,对%∈砖绋戤,红)(∥=2),i,-[-算[—SN—R并仿真分析,结果如图3.5。 当老=三=古时,丽达到具有最大值101.1 dB,随着老逐渐增大,丽线 性下降。当面夏接近1时,—SN—R降到97.6dB,降幅达到4dB,因此可以推断, 最佳%一掣=下Omax,在这种情况下丽瓦达到最大值。 2l 第3章指数时间采样条件重置技术性能分析 Qref对SNR平均值的影响 ∞刁、 ∞西 ∞ ∞ 》 ∞ 正 Z ∞ 图3.5%一SNR关系曲线 条件重置电路主要涉及两个参数的确定:以和%,前者可以通过动态范围 扩展因子D震F来确定,%在一定得范围内都有效,但要想达到最佳的平均信噪 比,就需要选择最佳的Q嘭参数,然后通过%来确定%。 3.2指数时间采样条件重置原理及电路结构 上一节主要对普通条件重置技术进行分析,采用条件重置技术可以有效地. 扩展动态范围,并且通过合理的参数设置可以获得较高的信噪比。但是通过分析, 可以发现该技术存在如下几个缺点:首先,在积分周期内存在多次的复位操作, 寄生电容的充电时间对结果的精确性带来很大的影响,多次的复位操作也极大的 增加了像素的功耗;其次,计数器中保存的复位次数值与扩展因子没有一一对应 的关系,需要在积分周期结束后将输出电压和基准电压比较来判断扩展因子,增 加了算法的复杂度,且在像素电路中引入计数器,结构较为复杂,大大降低了像 素填充率。 第3章指数时间采样条件重置技术性能分析 针对普通采样重置电路存在的问题,有研究人员(姜秀彬等,2006)对此 提出了改进,取消3T处的采样,仅仅对1T、2T、4T处进行采样,复位后不再 继续积分,实际上该方法间接的引入了指数时间间隔采样的概念。首先在时间间 隔的选择上,采用指数时间间隔代替等间隔采样,复位之后即保存信号值,取消 复位后的继续积分,从而消除了复位充电时间带来的误差,同时也减少了采样次 数。另外合理选择%,配合指数时间间隔采样,保证光电流输出信号的连续性。 最后用SRAM来代替计数器,用记录复位时刻来代替记录复位次数,使得SRAM 中的数字量与扩展因子存在一一对应关系,同时SRAM的结构比计数器大为精 简,提高了像素填充率。 3.2.1指数时间采样重置CMOS图像传感器电路结构 指数时间采样重置CIS主要是在传统CIS像素电路中加入了比较器和重置 电路,在像素曝光积分的同时,控制电路给出指数时间间隔的比较使能脉冲和采 样脉冲,比较器在使能脉冲的控制下将积分电压和参考电压比较,采样脉冲控制 SRAM和采样电容记录当前的时间位置和积分电压值,若积分电压小于参考电 压,比较器发生跳变驱动重置电路给出重置电平,重置电平选通复位管将光电管 复位。重置电路采用RS触发器结构,一旦重置后即保持重置电平,使光电管一 直处于复位状态,同时重置电平会屏蔽采样脉冲,停止写SRAM和采样电容, SRAM和采样电容上保存的是光电管重置前的时间位置和积分电压值。 V倦cl Vbj弱 图3.6指数时间采样重置CIS结构图 图3.6给出了指数时间采样重置CIS的电路结构图,图3.7给出了单个像素 工作时序图。%为复位信号,像素积分前它为低电平,M1导通,‰基本接近 3.3v。K。在光电管积分之前选通M6将像素的复位输出信号采样到电容c1上。‰ 23 第3章指数时间采样条件重置技术性能分析 是像素积分开始信号,它的高电平脉冲使RS触发器置位(Q=1),M2截止。吃删 为比较使能脉冲信号,它是按指数时间间隔产生的高电平脉冲,使比较器按指数 时间间隔将%与%进行比较,若%<%,比较器输出高电平,RS触发器复 位(Q=o),M2被选通,光电管复位。由于光电管被复位,‰迅速上升,比较 器输出重新降为低电平,但是RS触发器翻转后锁存,使得M2一直处于导通状 态,光电管之后将不会重复复位。Vs2为积分电压和时间位置采样控制信号,脉 冲也是按指数时间间隔分布,但比吃删稍稍提前,为了将每次比较之前的积分 输出电压采样的C2上,同时将Din上的数据读入SRAM,当光电管重置后,与 门将该信号封闭,C2和SRAM上的信息将不再更新。 Vreset Vref 。\ 、、 .≤嘲 …、≮ O T 2T 2叶 —J V R l 一瞳 硼 f , J; n 11 fn 恤№一№Ⅷ耋}胁Ⅷ r11Ⅲ—杈1iTrX 010I 必 I uol I { t 口膏 ▲n, n n n 2叶 m n Ⅸ000 2*r。 lL— n fL— 5 n 图3.7指数采样条件重置像素工作时序图 当一行的像素曝光周期完成以后,列级CDS电路将Cl和C2上的电压信 号采样出来进行处理后输入到列级ADC中,同时曝光结束后的%信号将SRAM 中的数值写入到ADC对应的控制单元中。由于采用的是二进制的指数时间间隔, ADC只需要根据%值对模数转换的数据进行相应的移位就得到最终的像素输 出数值。若采样周期为2”丁,那么动态范围可以扩展到传统像素的2一倍。 3.2.2指数时间采样重置CMOS图像传感器性能分析 通过上节的电路原理结构的分析,指数时间采样重置技术克服了普通条件重 置技术存在的问题,在每个积分周期内,像素只复位一次,消除了电容充电时间 第3章指数时间采样条件重置技术性能分析 带来的误差,同时SRAM中保存的数值与扩展因子之间存在一一对应的关系, 见表3.2,动态范围扩展16倍即20.08dB,与常规条件重置相比提高12.04dB。 表3.2指数时间采样条件重置扩展因子对照表 SRAM数值 100 01l 复位时刻 T 2T 扩展因子 16 8 像素输出值 ‰, ‰喇 OlO 4T 4 ym蛔l嘲 001 8T 2 vD嘲|嘲 000 16T} 1 yp嘲|Ⅲt 乖在16T时,实际上就是PD在整个积分周期内都没有复位。 实际输出值 16‰ 8VD姒喇 4VD嘶|㈨t 2vD∞dⅢt V嗽eI㈣t 在3.1.2章节中,分析了条件重置技术中%的选取对鲫侬有很大的影响, %一叫=垒笋是最佳%选取标准,在指数采样条件重置电路中: ∥寺=等=2 (3.13) %一叫:掣+‰ 所以:%一叫:—Qima—x,从而得到: (3.14) 下面通过指数采样条件重置技术本身来讨论%的选取,图3.8给出了4T 指数采样示意图,当厶>%。时,PD将在4T处饱和,因此厶必须在2T处条件 复位,同理,厶>厶:的光电流必须在T处复位避免在2T处饱和,由几何关系 可以推出%≥缒2 ,若提高%,令%=丝4 ,则图中虚线表示的‘ (■,≤■≤%:)在T处复位无法到达2T处,使得2T处的AB段PD阱容无 法有积分曲线到达,因此%≤马}才能使每个采样点的PD阱容充分利用。综 上分析,%:马,是指数采样电路本身结构所决定的,同时正好符合上节的最 件选择,能够达到最大的i丽。 25 第3章指数时间采样条件重置技术性能分析 L O Qmax 蕊岫m\吣., Qmax/2 令\. I \ ’’·.. \ 1} 2Ti 4T 图3.8指数采样%选取分析示意图 3.3总结 本章通过对普通条件重置技术和指数采样条件重置技术的对比介绍,以及 对指数时间采样条件重置电路结构以及时序分析,表明了该结构比普通条件重置 技术有了很大的改进,不仅克服了普通条件重置技术难以解决的缺点,而且可以 拥有很好的面函性能和动态范围扩展效果。 26 第4章改进型指数时间采样条件重置像素单元设计 第4章改进型指数时间采样条件重置像素单元设计 通过上一章节的电路结构和时序工作的分析,指数时间采样重置CIS在动态 范围方面取得了较大的扩展,且克服了普通条件重置技术存在的缺点,但是对该 技术进行深入分析后会发现,该技术也存在一些问题:由于采用多次采样的结构, 导致SRAM内数据随着采样点多次翻转更新,必然加大像素功耗。 4.1指数时间采样条件重置电路存在问题分析 以最大采样周期为2NT为例,SRAM的写操作次数最大为N+1次,最少为 1次。若像素可检测的光电管最大输出电流是k,最小为L妯,且光电流在乙 和‘妯之间均匀概率分布,则单个像素平均写SRAM次数Ⅳ口可以推导如下: M:辈≠+乒1蠢/.掣1 L 』帐一』墒 胆l 』嘣一』曲 ㈠。 =Ⅳ专+善刀眵1一歹1)(k ̄o) (4.2) :2一击 (4.3) 光电管的最小输出电流即为暗电流,在推导中忽略为零。从(4.3)式可以 看出,单个像素写SRAM的平均次数为2一击次,N取值越大,平均次数越多, 在大动态范围的像素中M接近2次。但实际上每次曝光采样1次就足够了,Ⅳ口 达到2次是因为存在无效采样,若在一次的曝光过程中单个像素采样了Ⅳ+1次, 那么前N次都是无效的。在大像素阵列中,无效的写操作无疑会带来很大的功 27 第4章改进型指数时间采样条件重置像素单元设计 4.2指数时间采样条件重置电路改进设计 造成SRAM无效采样的根本原因是电路采用与门选通方式获得SRAM写信 号,只有当像素复位后,与门才封闭采样信号,而在复位前,采样信号(圪:, 图3.6)一直有效。要想消除无效采样,就必须改变SRAM写信号的获得方式。 4.2.1脉冲生成电路 本文在原有像素电路中加入单稳态脉冲电路,利用复位信号的负跳变生成正 脉冲来作为SRAM的写信号。 Vin Vout (a) Vill out (b) 图4.1(a)单稳态脉冲电路框图(b)单稳态脉冲电路图 根据改进要求,设计了图4.1所不的微分型单稳态脉冲生成电路,分析图4.1 (a):圪即为复位信号,当圪由屹跳变为O时,K迅速上升到屹,由于电容 两端电压不能突变,所以哆也上升到%,巧输出O,同时反馈到与非门的输入 端起到维持阻塞的作用,电路进入暂稳态。随后,电容开始充电,%开始下降, 下降到一定值后引起反相器跳变,巧重新输出%,暂稳态过程完成,电路恢复 2R 常态。 第4章改进型指数时间采样条件重置像素单元设计 . ...I.1.....f 1.·......... ’::::::’ 赣稻壁o o 11 :“e!。.57’静掣o·57跨_::::、,建畦i二 ● , ● · · · .1 篡 - ·n :坳5B+:磊吼3 )3霞. . ● ● ● ·篙 o置一却3‘! ,I ||.IL}!警絮巴.. -蒹黧等“ +net61 ?=‘VoutI ::瞎黧? :: ... .. . .. .. n‘ :::::::’:‘:.:n叫e:tg一。尽-j.耀碱一I雠骱 吨。.剖卸降晶焉.。::÷诫 朝.口n-I≮ · · · ,I 50,d 。1~ }r3:^ ‘ · oL3py’. I.口^ ’ 59,9n‘ ’ .m:1 . .m:’1 。‘。▲ ’ N¨B ’ ...一 一T ’ .net61 l·:nm伪。3卧 r .VoI瓯 l糯波酗一· ‘.【‘H 4. ·¨二一¨~o~ …:翔.rmok·即 IL;i’:j 5_ YourI 型6l瓦可 ~哆 日.an. . . 5毋,毋n ·嵩 一孺 50.0n }r8:J..grid!I _:1 }南:'。 ’ ’ m:1 . 沁. ra;1 ,吐. . .. .. !r3:1 . 。‘Im:1 ··一一r 一|- 上 . -‘ 。...一..._◇..T舛...一..._........_.......... 。’‘。‘。。‘’.vb‘■卜 图4.2单稳态脉冲电路MOS管级电路图 图4.1(b)给出J电路图,图4.2是MOS雷缴买际电路图,为J更好地与 CMOS集成电路兼容,用M5代替电阻来构成电容C的充放电回路。合理设置虼, 使得M5管工作在亚阈值状态,较小的k使充电时间更长,以满足脉宽要求。 工作在亚阈值状态的M5管的源漏电流表达式如下: k=厶exp毒(圪<巧) (4.4) 巧是MOS管的阈值电压,‘、厶都是与MOS管器件物理特性相关的参数, k即电容充电电流。当圪=屹一警=吃(反相器翻转电压)时反相器翻转, 令%=云1屹,得到脉宽锄=篑,将(4.4)式眠 铲靠2厶exp等 (4.5) 29 第4章改进型指数时间采样条件重置像素单元设计 由式4.5看出,通过改变虼和C,可以调整脉冲宽度。在CSMO.35um2P4M 3.3矿工艺下,利用Cadence Spectre工具对图4.2的电路进行了瞬态仿真,C取 0.1 pf,圪取500mv,M5管维持在亚阈值状态。结果如图4.3所示,%在3us、 13us处有负跳变,圪显示了电容的充电过程,‰在相应时间位置产生正脉冲, 脉冲宽度0为0.836us。通过仿真结果的分析,证明了单稳态脉冲电路的有效性。 4.D 一^) 一1,o Transfent Respo几se A:/Vo ut 4.o 一:/Va 一^) 一1,o E£一兰≥=z工=王=一兰主zz一 一^) 4彩,纾,彩一曰n:/ 叠V1…n 。。口曩…。。。 彩,彩 1 gu 2D u tf m e(s) 图4.3单稳态脉冲电路Hspice瞬态仿真结果 4.2.2改进型指数采样条件重置电路设计 在验证了单稳态脉冲电路的可行性后,本文对像素结构进行改进,CIS结构 框图如图4.4。积分电压(C2)的采样仍采用与门结构,SRAM的写信号改用单 稳态脉冲信号(%)。加入单稳态脉冲电路后,在每次的曝光过程中,只有当光 电管重置后SRAM才执行写操作,从而使得单个像素的SRAM的平均写操作次 数由2一歹1次减少到1次。 30 第4章改进型指数时间采样条件重置像素单元设计 VrscI vbias 图4.4改进后的指数时间采样重置的CIS结构图 与指数时间采样重置结构类似,%为复位信号,像素积分前它为低电平, M1导通,%基本接近3.3v。%在光电管积分之前选通M6将像素的复位输出 信号采样到电容C1上。‰是像素积分开始信号,它的高电平脉冲使RS触发器 置位(Q=1),M2截止。圪删为比较使能脉冲信号,它是按指数时间间隔产生 的高电平脉冲,使比较器按指数时间间隔将%与%进行比较,若%<%,比 较器输出高电平,RS触发器复位(Q=O),M2被选通,光电管复位。由于光电 管被复位,%迅速上升,比较器输出重新降为低电平,但是Rs触发器翻转后 锁存,使得M2一直处于导通状态,光电管之后将不会重复复位。同时‰脚下 降沿触发脉冲生成器产生正脉冲巧,SRAM将位线玩上的数据写入存储单元。 V。2为积分电压采样控制信号,脉冲也是按指数时间间隔分布,但比圪删稍稍提 前,为了将每次比较之前的积分输出电压采样的C2上。clr信号由外部驱动模 块给出,用于SRAM清零。 图4.5是改进型条件指数采样条件重置电路的MOS管级电路图,左上角是 像素电路和条件比较重置电路,右半侧是3bit的SRAM存储单元,左下角是PD 信号采样电路。电路的中上部(即复位信号输出端)连接有脉冲生成器,控制 SRAM的写操作。 31 第4章改进型指数时间采样条件重置像素单元设计 图4 5改进指数采样条件重置电路∞s管级电路 对圈4.5生成的hspice网表加入激励.并且手动输入控制时序脉冲进行仿真。 在CSMO 35um2P4M 3 3F工艺下,光电二极管PD采用结电容和光电流的并联 模型(徐江涛等,2007),结电容驮25fF(CSM0 35 2P4MN4j/Psubstrate工艺 面积为5um×5um),改变光电流模拟不同光强,像素曝光从15us开始,180us 结束,N=4,按指数时间间隔采样。光电流分别取1.6hA和800DA,仿真结果 如图4.6,XI.b2、X1 bl、X1 b0是3bit SRAM的存储数值,(a)图是未加入单 稳态电路的仿真结果,复位前的每个采样脉冲都会引起SRAM中的数值跳变, (b)、(c)两图是加入单稳态电路后的结果,仅仅在复位时刻,SRAM中的数值 才被更新。—0为800pA和1600pA时,像素分别在2’r和22r处复位,‘为生 成的写脉冲,写入SRAM中的数值分别为001和010,符合电路设计要求。 。 pdlnI口】。1 士 3_-- 3_-- 3.5_--- ■]、:l::::: !lJ!m !Ii l I jn; i{ li :J: : l: i :I:【; ;I: : : : (a)k=800pA,未加八单稳态脉冲电路 第4章改进型指数时间采样条件重置像素单元设计 0 Pdm”1啊 31 vc们P。“I 3; ^! I ““PP 3 3--" ^! x1.b2…I xi.bl g,J! xi.bO p】 ;.SOi 20u 40u SOu 80u lOOu 120u i40u 160u 180u _—卜‘~;I:::一: :l l: 0: I I l: l: I, : I: (b)k 2800pA,加八单稳态脉冲电路 pdlnf p. 3; ’~÷』: 器 ^i :l I: m |: l x1.vP P1 3; ^! m : : j x1.b2 p1 l: : : x1.b1 p】 i.30i J: : : x1.bO pi I, (c)k 21600pA,加入单稳态脉冲电路 幽4 6改进型指数时间采样电路仿真 本节主要对指数采样条件重置电路进行改进,设计了一种新型的微分型单 稳态脉冲生成电路,给出了整个像素系统的设计电路以及仿真结果。在单稳态脉 冲电路的设计中,利用工作在亚阀值状态下的NMOS管米代替电阻构成电容的 充放电回路,提高了电路的后端设计兼容性,同时也使得脉冲时间外部可控,便 于调整-加入脉冲生成器的像素电路使得单个像素的平均写SRAIVi次数从2一击 Z 次降为1次,对像素电路的整体工作进行了hspice仿真,证明了其有效性和可靠 性。 第4章改进型指数时间采样条件重置像素单元设计 4.3像素驱动模块设计 指数时间采样条件重置像素电路的实现需要精确的外部时序电路,例如指数 时间间隔采样、时间信息存储等都是需要外部时序的配合,像素电路仅仅是个载 体。因此,合理设计像素驱动模块接口以及时序设计对能否实现指数时间采样条 件重置功能十分重要。 4.3.1驱动模块接口设计 像素的结构主要包括两种,一种是模拟接口,另一种是数字接口。模拟接口 主要是给像素电路提供一些偏置电压、基准电压等。数字接口主要是控制像素采 样比较、SRAm的清零和写入等。 表4.1模拟接E1说明 端口名称 Pdin Vbias V他f V吐|翩 说明 恒流源代替光电二极管 PD电压输出源跟随器的直流偏置栅极电压输入 指数时间比较器的输入比较基准电压 脉冲生成器电容充放电回路NMOS管栅极电压 表4.2数字接口说明 端口名称 clk 说明 驱动模块时钟输入 clr 驱动模块清零输入 V陪t Vbg VcmpseI Vsl Vs2 像素PD强制复位 RS触发器置位端,积分周期开始信号 指数时间采样比较选择,控制比较器的开启和关闭 PD复位电压输出采样控制端 PD积分电压输出采样控制端 Vrd SRAM读出控制端 Vwrb2 SRAM写入位线2 Vwrbl SRAM写入位线l VwrbO SRAM写入位线0 PD电压输出源跟随器需要电流源,电路中用了一个NMOS管作为电流源, 栅极电压需要外部提供。比较器的输入比较基准电压%对整个电路的性能影响 34 第4章改进型指数时间采样条件重置像素单元设计 较大,因此也需要精准电压源产生供给。表4.1给出了所有的模拟接口。 数字接口的像素驱动模块设计的重点,整个像素的指数时间采样依赖于外部 时序控制得以实现,表4.2给出了所有的数字接口定义。 4.3.2驱动模块设计与仿真 定义好接口后按时序要求来编写RTL代码,采用Verilog语言,基于计数器 模型,生成控制驱动模块。采用Quartus II工具对模块进行仿真验证,结果如图 4.7。 “ ; I_o dk dr ng Itcapsd Yrd yr暑t yIl ys2 ytrbO V打bl Ywrb2 图4.7控制驱动模块仿真时序图 clk和咖端口是模块的输入端,clk采用1M时钟,曲在积分初期对驱动 模块清零,包括SRAM的三位输入位线,同时%为零开启PD复位管,使得PD 强制复位。清零后,‰给出正脉冲,启动积分周期,圪侧按指数时间间隔开启 比较器,K:按指数时间间隔控制采样输出电压,‰:、‰。、圪枷按指数间隔 分别输出100、011、010、001、000。通过对仿真结果的分析,驱动控制模块的 时序输出符合设计要求。 利用Synopsys Design Compile工具对RTL代码进行综合,目标单元库为 CSM350S142 MAX.db,综合后生成如图4.8所示电路。电路中引用了一个20 位的全加器。 35 第4章改进型指数时间采样条件重置像素单元设计 9a l I I _ L一 1D 蓖笠石马 b I一 £)_, j)一 [ 。-—:D —— 口: 王)~ [卜 到 争异 ·_J D: D: []上一 芏)一· 巨l- ;、一l— ~前2 k I _一 庄)一 旷 挫 赢I ’I ll t:=j—、 Il I {)h T… 二=■、 =o I J 芒g]L ;.—0’ —crl ,‘三 昏 =Ch—L ●● r。 lI广。一 o 1竹 串 ll I【f: [】_· Jl 詈—-7 _一 k斤吐:2 参 r LJ— — II IJ ● 。●一 _. ‘ c]-- d—』I l L卜 I 图4.8 DC综合后生成的驱动模块电路 将DC综合后的电路网表用hspice工具进行仿真,验证电路是否达到性能 要求。 clk cOnpid clr 0"-, 岫∞即i一 v睁-soI cr vrd cOnpi, w‘吐cOnpl 眦c口npl vt2 cOnDl’ v—七O c叭 wrbl 0¨ u■—b2 O鲫f #(1in) ㈣ } 2- 1· 姗脚㈣㈣删㈣㈣黝㈣删㈣黜《㈣衄础 o= } ]2= 1. 0: 乇 } 厂1 乏 } l: 88 8 8 8 置 } 0 3. 乏 荽 } 毫 套 采 I 乇 } 01 0 0 o= 鼍 } I1 l l 惫 惫 } I 鼍 }1 l 正 .._j o’’。’粕’’ I 成’’’。6&J~’。如一’’1如.’一’1‰’一’,厶.’。‘。,出.。~。诚‘一’: 第4章改进型指数时间采样条件重置像素单元设计 4.4像素单元系统数模混合仿真 前两节分别介绍了像素单元电路和驱动控制电路的设计和仿真,本节主要将 驱动模块和像素单元进行网表连接,生成系统网表,对整个像素系统进行仿真测 试。 驱动模块采用DC综合后生成的网表,像素单元采用MOS管级网表,网表 的互联采用端口对应的方式,这里由于篇幅的关系,具体系统网表文件在此不再 赘述,图4.10给出系统仿真结果。 分析图4.10,像素曝光从15us开始,185us结束,N=4,按指数时间间隔采 样。光电流分别取1.6hA和800pA,X1.b2、X1.bl、X1.b0是3bit SRAM的存储 数值,L为800pA和1600pA时,像素分别在23丁和22丁处复位,X1.vp分别在 两个时间点生成写脉冲,写入SRAM中的数值分别为001和010,符合电路设计 要求。 m1一 clkl elfI cOnpl m pdInI urgt.I cw u■-,酶lI c x1.岬’co佴 ㈣ ㈣ } 2一 i- ㈣㈣8㈣ ㈣㈣㈣删㈦㈣㈣㈣㈣㈣姗 5- ]2. 1· 3· ● 争 ● ———~● ‘—~-~一●—、 l· 3- 2_ l· ^‘ } 2. i- 0 ^。 罩_ 2. 1. d.b2∞佴 } 2· 1. ,d.bl cO阿 t2m- : Gin- h一 l 一,· x1.b0 0¨ } 2. i- l ^。 (a)k2800pa,系统仿真结果 37 第4章改进型指数时间采样条件重置像素单元设计 clkl a-rpl elrI c∞1 cw pdInl urnI cor‘ vc_Ⅺ●II ×1.坤cO叮 ,d.蛇∞阿 ,d.H∞H n.bO co佴 ㈣ ㈣ } 2一 i一 ㈣㈣㈣姐 黝㈣㈣衄姗 ㈣咖㈣删㈣姗 ]} 2一 i. 舡 } 2_ ● 1. \ \7.J } 2. 1· I ^_ } 乒 i. 00 0 0 0 } 2· 1- 0 ^‘ } 2. i- 乎 2_ i- I ^。 } 2- 1- 第4章改进型指数时间采样条件重置像素单元设计 表4.2改进型16T指数采样重置像素性能对比表 改进型16T指数采 常规4T条件重置 16T指数采样重置 样重置 比较次数 4 5 5 像素复位次数 1 ̄4 1 l 扩展动态范围 12.04dB 24.08dB 24.08dB SRAM平均写次数 2—1/2N l 指数时间采样条件重置像素的输出信号包括像素积分电压输出和SRAM存 储数值输出,因此有必要设计相应的列级ADC对信号处理,生成合成后的转换 数值,供后续电路处理,在下个章节中将对列级ADC的设计进行详细阐述。 39 第5章指数时间采样条件重置像素列级ADC设计 第5章指数时间采样条件重置像素列级ADC设计 在前面的章节中主要介绍了指数采样条件重置像素电路以及相应驱动电路 的设计,由于像素结构的特殊性,所以需要设计专用的模数转换器来完善系统的 设计。本章首先介绍一下CMOS图像传感器常用的ADC结构,然后着重介绍指 数采样重置像素列级ADC设计。 5.1 CMOS图像传感器ADC介绍 5.1.1 ADC在CMOS图像传感器中的架构类型 COMS图像传感器以CCD图像传感器相比,一个很大的优点就是可以将 ADC、数字信号处理等相关模块集成到一块芯片上,构成单片相机系统。同时, 正因为所有的模块集成到一个芯片上,ADC与像素的数量匹配也就成了要考虑 的问题之一。常规的CMOS图像传感器的ADC配置主要有三种方式:像素级 ADC、列级ADC和像素级ADC。 像素级ADC是在每个像素的输出端都配置一个AD单元,像素在积分完成 后直接将输出信号通过ADC转换成数字量。这种AD的配置方式,使得ADC 离信号输出很近,像素输出端和ADC输入端引入的噪声很小,具有较高的信噪 比。同时一个AD只配置给一个像素使用,因此对AD的最高采样频率要求较低。 但是,该配置方式会大大降低像素的填充率,同时对电路后端制作工艺要求较高, 因为若工艺要求不达标,每个AD的偏差加大,会使得图像的质量严重下降。随 着半导体集成工艺的发展,单元尺寸的逐渐下降,像素级ADC会得到越来越广 泛的应用。 列级ADC是在COMS图像传感器中,每一列像素共用一个AD,像素采用 逐行曝光的方式,每行像素在积分完成后,将输出信号电压保存到采样电容上, 通过多路选择器将采样电容与列级ADC输入点相连接,多个列级ADC并行处 理一行信号,转化结束后将数字量输出片外存储器,每次输出一行像素的图像数 值,输出最后一行后整个图像曝光完毕a.与像素级ADC比较,ADC在像素中占 用的面积大大减少,但信号读出会引入噪声,目前主要通过相关双采样的方法来 抑制噪声。由于列级ADC在面积和速度要求上的折中要求,目前在CMOS图像 传感器的设计中被广泛采用,本文的设计主要也是基于列级ADC的架构。 41 第5章指数时间采样条件重置像素列级ADC设计 芯片级ADC是在整个芯片中只用一个ADC,所有的像素共用之。这种架构 方式占用芯片面积最小,芯片的填充率是三种架构中最高的。而且由于只有一个 ADC,芯片内部ADC控制简单,相应的控制模块占用的面积也较小。但是由于 所有的像素都共用一个ADC,要求ADC的转换速率要相当高,并且随着像素规 模的增加,ADC的转换速率要相应的线性提高,这给设计带来很大的困难,目 前在主流CMOS图像传感器的设计中,很少采用芯片级ADC。 5.1.2 CMOS图像传感器常用ADC介绍 目前主流CMOS图像传感器的设计都采用列级ADC的架构类型,列级ADC 根据其应用领域的不同,性能要求的不同,也有很多种类,下面将分析其中的几 种常用ADC。 1.单斜率ADC 单斜式ADC(也叫斜坡式ADC),属于电压。时间型的间接ADC。它主要包括 斜坡发生器,比较器和输出计数器。天津大学ASIC设计中心曾采用该结构作为 CMOS图像传感器的列级ADC。 Vref Reset 图5.1单斜率ADC结构图 首先,输出计数器和斜坡发生器被复位,输入信号Vin被采样保持并加到比 较器的正输入端。ADC开始转换时,斜坡发生器对参考电压Vref积分,输出斜 坡电压,如果输入信号Vin大于斜坡发生器的输出电压时,比较器输出高电平, 与门打开,时钟信号通过与门与输出计数器相连,计数器对其计数。同时,斜坡 发生器输出电压一直在增加,直到斜坡发生器的输出电压大于输入信号的时候, 比较器才输出低电平,这个时刻,与门关闭,计数器停止计数,输出模数转换的 结果。 单斜式模数转换,它的精度取决于斜坡发生器的精度,比较器的精度和时钟 信号的稳定度,精度不高,并且速度还比较慢。 42 第5章指数时间采样条件重置像素列级ADC设计 2.双斜率ADC 双斜率ADC也属于电压.时间变换型的间接ADC。它包括正积分器,比较 器,数字控制和计数器等。它主要思想是利用两次积分,消除斜坡发生器的非线 性和精度带来的误差。 图5.2双斜率ADC结构图 最初Vin等于0,输入被采样并保持。转换过程从复位正积分器开始,它对 一个正电压进行积分直到积分器输出等于比较器的阈值电压Vth。接着,开关1 闭合,Vin在设定的时钟周期内进行积分。设定时间结束后,开关2闭合,对参 考电压.Vref进行积分,输出计数器保持计数,当积分器再次输出Vth时,比较 器翻转,停止计数,输出结果。 双斜率模数转换器,它的数字输出与比较器的阈值,积分器的斜率和时钟频 率无关,精度较高,但它的转换速度更慢。 3.过采样(Z-a)ADC 过采样ADC,一般是通过过采样时间换取精度,以数字电路的复杂性换取模 拟电路精度的要求,达到高精度的目的。它的精度可以达到很高,分辨率可以有 20位。它包括采样保持器,1位ADC和DAC,(也称为∑_△调制器),和数字 滤波器。 1采样保持l ;伽’ ………………………………‘ : : .‘入 .y ’ JI - 1位DAC 1' : I 滤波 输出 1 图5.3过采样ADC结构图 43 第5章指数时间采样条件重置像素列级ADC设计 过采样ADC,主要是通过调制器来重复采样并与估计值相比较,作差进一步 量化。其中,图中l位ADC就是一个比较器,用来对输入的信号转换为高电平 或者低电平,1位DAC是用来对根据比较器的输出决定是Vref还是.Vref与输入 相加,积分器的作用就是用来对输入信号与DAC输出的差作累积,由此可见, 量化是在调制器里进行,数字滤波只是把完成编码的功能。 4.并行(Flash)ADC Vret 输出 图5.4位并行ADC结构图 并行ADC是最快ADC结构,一个n位全并行的ADC包括2卅1个比较器和 2m1个参考电压值以及编码器组成。 其工作原理为:每一个比较器完成对输入信号采样电压值与特定的参考电压 值的比较,如果输入信号采样电压值比参考电压值大,那么比较器输出为1,否 则输出为0。所有的比较器都是并行工作,最后通过一个简单的编码器(2n.1:n) 就可以将比较器的输出数据转换为一个11位的数字。图5.4为并行转换的示意图, 从图上可以看出,并行的速度仅受比较器和采样保持电路的速度所限制,所以它 可以做到很高的速度。 并行ADC响应速度最快,但版图面积较大,除了在少数对数响应的CIS中 有应用外,基本很少采用。 第5章指数时间采样条件重置像素列级ADC设计 5.流水线ADC N位分辨率流水线ADC一般有N级转换器串联,每级转化l位或1.5位, 每级的输入为上一级的余量放大,由于每级的放大系数是一样的,所以只能进行 线性变换,而且对前几级的电路要求精度极高,版图面积较大,优点是转换速度 很快。浙江大学超大规模集成电路研究所曾采用该结构作为CMOS图像传感器 列级ADC。 6.逐次逼近ADC 逐次逼近ADC是按照二分搜索原理来工作的,又称为二进制搜索ADC。它 包括采样保持电路,D/A转换器,比较器和逐次逼近寄存器(SAR)。其原理为: D/A转换器根据不同的逐次逼近寄存器输出产生一组参考电压,然后产生的参考 电压与输入信号想比较,得出高低电平。逐次逼近寄存器再根据比较器的结果确 定ADC转换的每一位数值。 逐次逼近ADC采用二进制的搜索方式,消耗时钟数与ADC输出的位宽呈 线性关系,因此在其他模块保证精度的情况下,逐次逼近ADC可以达到较高的 精度。该结构ADC面积折中,在CMOS图像传感器的设计中常被采用,本文也 是采用逐次比较ADC结构,设计并仿真验证了该结构ADC,并在此基础上作大 胆改进,设计了一种适合指数采样条件重置像素的新型逐次比较ADC结构。关 于ADC的设计将在下面的章节中详细介绍。 ADC的设计是CMOS图像传感器的重要的环节,其性能好坏直接关系到整 个系统的质量。本节主要讨论了常用的ADC架构类型和结构,后续章节将采用 逐次逼近ADC作为模型,设计适合指数采样条件重置像素输出信号的新型ADC。 5.2指数采样条件重置像素列级ADC的模块设计 5.2.1逐次逼近ADC原理 逐次逼近转换器的转换过程是对所有可能的量化水平进行基本的二分检索, 直到收敛到最终的数字输出,其框图如图5.5所示。N位寄存器控制转换的时序, 其中N为ADC的分辨率。‰经采样后与DAC的输出进行比较。比较器的输出 控制二分检索的方向,逐次逼近寄存器(Successive Approximation Register,SAR) 的输出就是实际转换所得的数字码。逐次逼近电路结构模块如图5.5: 45 第5章指数时间采样条件重置像素列级ADC设计 时钟 图5.5逐次逼近ADC方框图 (1)在移动寄存器的输入端输入1.每转换一位,就向右移动一位。氐一l=1, 巩一:到岛都等于0。 (2)SAR的MSB(即DⅣ一。)的初始值设为1,其余位(即从巩一:到现) 均设为0。 (3)由于SAR的输出控制着DAC,且SAR的输出为100….0,因此DAC 的输出将被设为%/2。 (4)接着,将‰与%/2进行比较。若%/2大于‰,则比较器输出1, 并将p.v一。复位为0。若%/2小于‰,则比较器输出0,巩一。保持为1。pⅣ一-为 最后数字输出码的实际MSB。 (5)移位寄存器的1右移一位,使风一:=1,而其余均为0。 (6)pⅣ一:被设为1,pⅣ-3到D0保持为0,同时pⅣ一。保持MSB转换所得的 值。此时,DAC的输出为%/4(若pⅣ一120)或3%14(若DⅣ一121)。 (7)接着,将‰与DAC的输出进行比较。若DAC的输出大于‰,则比 较器输出l,并将DⅣ一2复位为0。若DAC的输出小于‰,则D^,一2仍为1。 第5章指数时间采样条件重置像素列级ADC设计 (8)重复以上过程,知道DAC的输出趋近于‰,并满足转换器分辨率要 求。 逐次逼近ADC是当前最为常用的结构之一。设计的简单性使其在获得高速 和高分辨率的同时,能保持相对较小的面积,因此该结构的ADC在CMOS图像 传感器列级ADC中也广泛被采用。逐次逼近ADC精度上的限制主要取决于DAC 的精度,如果DAC不能产生准确的与输入电压进行比较的模拟电压,那么整个 转换器的输出将会出错。在下个章节中将详细介绍DAC的实际和仿真。 5.2.2电荷再分配电容阵列DAC设计 、 使用最普遍的逐次逼近ADC之一是采用二进制权重电容阵列作为其DAC 的逐次逼近ADC,这种结构被成为电荷再分配逐次逼近ADC,它对输入信号采 样,然后基于DAC电容的电荷量执行二分检索。图5.6(a)给出了带衰减电容 (CO)的8位电荷再分配DAC电路图,常规的电容阵列是采用二进制权重电容, 结构和带衰减电容的结构类似,但是这种常规阵列的电容量随着位宽的增加会迅 速增大,电容占用面积过大,不利于系统集成,由于篇幅有限,在这里对这种常 规结构不再赘述。 下面主要分析带衰减电容的电容阵列电荷分配方式,与常规阵列相比,只是 在C4和C5之间插入了一个电容CO,取值为16C/15(C为单位电容)假设CO 左边到地的电容为Ca,则圪往左看的电容为Ca与CO的串联,串联后的电容假 设为eo。由于c口=C9+q+C2+G+C4=c+c+2c+4c+8c=16c,则 Cao"-=丽C口,Co=篆然=c (5.1) 所以总的电容为q=c口o+G+C6+c7+C8=c+c+2c+4c+8c=16c。 47 第5章指数时间采样条件重置像素列级ADC设计 (a)带衰减电容的电荷再分配DAC结构图 (b)电容分压等效电路图 图5.6电荷再分配DAC分析 图5.6(b)是分压电容结构等效电路图,其中,c和电压源%/2”是对CO 左边的等效。因为cO与左边电容串联后的电容为c;电压源%/2”,其中,11为 1.4,具体根据D0一D4开关的状态决定。现在考虑C1.C4某个电容的接入参考电 压导致在比较器正输入端圪电压变化,设为△圪,则△圪应该是%/2"经过电容 c和15e串联分压的结果,即: △圪=丽C %历=;%憎= /2州 (其中n=1.4) (5.2) 即: △圪=%/25积=1) △屹=%/28伽=4) △圪=%/26(聆=2) △圪=%/27@=3) 可见,在加入衰减电容后,减少了电容的面积的同时,可以获得相同的分压 效果。但是电容CO的大小为16C/15,这样一个非整数倍的电容精度在工艺上很 第5章指数时间采样条件重置像素列级ADC设计 难控制,即存在失配误差问题,而且该电容的地板分布电容也较大,这就会给版 图设计增加一些挑战。另外,电容CO两端的电压会变化也会带来些小的误差。 因此,在这样的电路设计中,电容的版图匹配设计将显得非常重要。 图5.7电荷再分配DAC电路图 图5.7给出了电荷再分配DAC的电路图(不包括比较器部分),在此电路上 加入SAR模块就可以构成逐次逼近ADC。 5.2.3比较器的设计和分析 在ADC的设计中,比较器的性能直接关系到整体的精度水平,因此本节单 独对比较器的设计和仿真进行介绍,由于篇幅有限,其他模块(传输门、二选一 开关等)不再详细阐述。、 比较器的设计主要考虑比较精度、传输延时,同时考虑到客观存在的噪声干 扰,必须加入迟滞电压来减少不必要的抖动。设计电压输入范围O ̄3.3V, %=3.3V,AD设计位宽为8位,则一个LSB对应电压为12.7111V,比较器的增 益必须大于3.3/0.0127=48.1dB。ADC的设计转换时间为15us,每个比特的比较 时间为0.5us,因此延时不能超过O.5us。图5.8给出了比较器的设计电路图。 49 图5.8比较器电路图 电路输入级采用跨导放大器结构,PM2和PM3两个管子的源漏并联电压组 成正反馈,生成迟滞电压,(W/L)vu2=(W/L)vu3,(W/L)vuo=(W/L)vu4。由 于AD的输入电压范围是¨.3v,所以比较器采用vdd、VSS双电压供电,从而 避免负载管(NM4)进入饱和区域。 图5.9给出了比较器AC扫描的结果,可以看出,在0到5M的频域内,增益 达到77.53dB,超过48.1dB的设计要求。 50 第5章指数时间采样条件重置像素列级ADC设计 ^C R_I∞m” 一 号 馆 一 60 、、 \ 、 f. | |。 \。 I U ^ 证迟滞电压为0.7mv左右。下图为迟滞电压仿真结果。 一:/Vout 4,够 口:/Your DC Response 3,够 2,D 1.g 0.D dc(V) 图5.10比较器迟滞电压仿真结果 彩8D 51 第5章指数时间采样条件重置像素列级ADC设计 比较器的动态特性包括小信号和大信号方式,输入激励和输出转换之间的时 延称为比较器的响应时间,也称为传输时延。这是一种非常重要的参数,因为在 AD转换器中这是转换率的限制因素。比较器的传输时延随输入幅度的变化而变 化,较大的输入将使时延较短。输入电平会增大到一个上限,这里即使输入电平 再增大也无法对时延产生影响,这时电压的变化率被称为摆率。 定义 g'埘-min"-埒 (5.3) 其中4(O)是比较器直流增益,当以圪一曲加在比较器上时,可以得到如下公式: 毕叫0)[1一e-tp/r。k训o)[1∥‘】埒(5.4) 其中乙为比较器主极点对应值,因此,阶跃输入为吃一曲时的传输时延最大,表 达式为: 名=巳lIl(2)=0.693r。 (5.5) 若输入是吃一曲的k倍,则传输延时为: h皓,限丧, t,=ro @6) 很明显,比较器的输入越大,传输时延越短。随着比较器的输入的增大,比 较器最终进入大信号模式。在大信号模式下,由于电容充放电的限制,将出现摆 率限制。如果传输时延由比较器的摆率决定,那么这一时延可以写为: f0.2:丽坐:2—■go,-蕊—go■,. (‘55.·77)) 由于ADC的位宽为8位,最小的电压间隔VLss=12.7my>%-mi。,因此当输 入为圪刊。时,若时延符合要求,则比较器的动态特性基本符合设计要求。下图 给出了输入为吆刊。是的时延仿真结果。 52 第5章指数时间采样条件重置像素列级ADC设计 一 4,0 三 彩,12I Transient Response A:/Vout ^一 51V 2ju彩U 三0,00 一:/v;n十 1.12j I:/vln— 12I,彩 彩n time(s) 图5.11比较器时延分析 比较器在输入为%一。讯时,Ⅵn+输入为%一m蛔=等等高等2。.43mV,Vin-一。, 输出时延为25ns,随着输入电压的增加,时延将进一步减小,由于ADC设计的 最小比较周期为0.25us,因此比较器的动态特性符合设计要求。 5.2.4移位SAR模块设计 表5.1移位SAR端口设计列表 端口名 ihard rst iClk iCmpout ipbO ipbl ipb2 oZero oSh 0Conv oSrd oSar_tmp[7一o】 oConvresult[1 1-0】 定义 输入端口,强制复位信号 输入端口,时钟输入 输入端口,与比较器的输出端口相连 输入端口,像素SRAM第0位数值 输入端口,像素SRAM第1位数值 输入端口,像素SRAM第2位数值 输出端口,控制比较器和电容阵列的清零 输出端口,待转换电压信号采样控制 输出端口,转换标志,0表示转换结束,l表示正在转换 输出端口,像素SRAM读取信号 输出端口,控制电容阵列开关信号序列 输出端口,最终转换数值输出 53 第5章指数时间采样条件重置像素列级ADC设计 指数采样条件重置技术的主要特点是通过像素SRAM中保存的数字直接对 AD转换结果进行位移就可以得到最终的转换数值,因此在设计SAR模块时加 入移位器,根据SRAM中的数值进行相应的移位,本文将这种SAR模块称为移 位SAR。 由于设计的列级ADC用于指数时间采样条件重置像素,SAR的设计需要在 常规模块的基础上加入其它端口,具体模块端口设计如表5.1。 图5.12移位SAIl模块算法流程图 通过表5.1,移位SAR模块比常规SAR主要多了SRAM读控制线、SRAM 数据线,模块的算法流程与常规SAR差异不大,主要是在8位转化结束后再读 SRAM的值,然后根据该值进行相应的位移操作。图5.12给出了移位SAR模块 的算法流程框图。 第5章指数时间采样条件重置像素列级ADC设计 根据设计的算法流程,编写RTL代码,利用Synopsys Design Compile工具 对RTL代码进行综合,目标单元库为CSM350S142一MAX.db,综合后生成如图 5.13所示电路。 图5.13移位SAR门级综合电路图 lclk StiR_shIft— j.3 Ia删t S根一shi 0 Ih●rd r,t S解一¥ 3.5 1pbo拍R shlft. O ipbl SAR_shift. 0 Ipb2 StIR..shiFt.. 3.3 ocⅪnv SRR_shift 3.3 o∞w.r∞ult[11 100.9n oconv_reⅫlt[10 一i5.曩h oconv.rⅧlt[9] 299.4n ocom.nⅫlt【8] 254.5n “M—reIJlt【7】 3.5 ocorⅣ_renult[6】 3.3 oca'v.re烈Jlt【5] 3.5 ocⅨ’troⅨllt【4】 3.3 oconv_regJlt[3】 3.3 o∞wJ’jⅣlt【2】 3.弓 ocoⅢ.Pesult[1】 3.3 ocoⅢ.—'文JIt【O】 3.3 砷SRR_shIft—n 3.795n o州SRR_shlFt一 3.3 S札ohift ozero 3.794n ∽(Iln) n几几胙:勰n乃.n几 3; 0; n几几n n几几n n几几n n几几几几几几n 1u; n: : : : : : : ! 3; 雎 :I ; ; ; ! ! : lu-" - - ' ● ' ● lu" 3.6- j Z: 3: oi : : I ; : : : ; L 3; : : : : : : ;广 ]/_ 3--- 0-* : : : ;广 1一_ 3--- : 01 : : : : j广 ]L ] 墨 0; : : : : : : j广 L一 31 : : l: : : : 丫 : 3-: : : :l : : L 3; : : : l: : ; L 3; I : 0i 3; : : : :I : : : : l: : ; L : !I 3=- ^i : : : : :I : :l 3--- : : : : : 广: :-i 惠 : : : : : :广卞] I I : : : : :i 3i : : 0= : : : 【 L : 厂] : : : : 口 萄 “ ’由 ’丘 。。’i曲’ ’i女日13.Oiu目14.01uI’ 第5章指数时间采样条件重置像素列级ADC设计 保存数值,设置为100,按照指数时间采样条件重置像素设计要求,ADC的转 换值应该左移4位。在2.5us处,ilmrd rst信号由0跳变到1,复位结束,移位 SAR开始工作,4us处osh信号给出lus的高电平脉冲,用于采样电容保存输入 信号电压,5us处oconv信号变成高电平,表示开始转换,由于icmpout设置为 全0, 所以经过8个转换周期后(13us处), 转换结果 oconv result[11-0]=000011111111,13us处osM同时给出高电平脉冲,进行SIL甜M 读出,14us处可以看出根据[ipb2、ipbl、ipbO]值对oconv—result位移的结果: oconv result[1 1-0]=11 11 11 1 10000,符合设计要求。 5.2.5小结 本节首先阐述了本文采用的逐次逼近ADC的原理和结构。为了适用于指数 采样条件重置像素,本文对常规SAR模块进行了改进,加入了数字移位单元。 逐次逼近ADC的设计主要包括电荷再分配电容阵列DAC的设计、ADC用迟滞 比较器的设计和移位SAR数字模块的设计,本节主要针对这三块主要部分,详 细分析了每个模块的设计思路并对结果进行了仿真验证,证实了每个模块的有效 性和可靠性,下个章节将会对ADC进行整体数模混合仿真,分析ADC的整体 性能。 5.3指数采样条件重置CIS列级ADC数模混合仿真及性能分析 列级ADC的仿真验证主要包括三个部分:8位逐次逼近ADC输入信号全摆 幅结果分析、对8位输出结果的位移扩展的验证和12位输出结果的性能分析。 5.3.1 8位逐次逼近ADC输入信号全摆幅结果分析 将移位SAR控制模块和电荷再分配电容阵列DAC的网表以端口对应的方式 生成ADC整体单元网表,利用hspice对网表进行仿真,任取输入电压,以0.4v 和3.0v为例(这两个电压输入值处于输入范围的两端),仿真结果如图5.15 56 第5章指数时间采样条件重置像素列级ADC设计 iclk鞠R.1hift』 5.3 一 Ia■ou‘嘲.1.IiFt iu.1^ ∞wⅣ.r∞ult【7】E 3.747n ∞om_r∞ult【6】E 4.1ln oconv_re&flt[5]1 3.6强n 加聊 } 2_ 1. o= } I。 车 1- o_ 1.惋 j1)ou三 l… !。o¨一 弧,00H , l 2吨 i蛙 O 撕 ^‘ 加脚 llI 旎聊 ll 加脚 I 加聊 撇 oconv_re“lt[4]1 3.3 ·2-= I 一4m- } 2_ 1. ^- occnv_rmmlt[3]1 3.5 } 争 l_ f l 0= ∞∞Lr●Ⅻlt【2】1 3.3 } 2_ 1. ^. occnv_re∞lt[1]1 3.5 3_ } econv_re∞lt[0]1 5.3 i. 0= } 2_ l_ I —— 正 ·∞(nn) 加 — l 。’’。’矗。’’’出’’’’删’。 4 (a)Vsig=0.4V iclk辅R-shift_w 3.3 ic即wt嘲.shin 71.49_ occnv_㈣lt[7】S 3.5 ∞oM-rⅫlt【6】S 3.3 cconv_re“lt[5]S 3.3 occnv_reⅫlt[4]1 3.98孙 oconv_re!mlt[3]: 5.5 occnv_re∞lt[2】1 3.8in 。。 Z3— 2· l- 0. 3: 2: 1: O } 2. 1· ^‘ 3— 2- l· 0‘ 3· 2. 1· ^。 % 一5一 :11‰0mj 3— 2. I- o. 4mo 脚 I 加聊 I 旎聊 I l 加脚 加脚 1j1 厂U 1 I cccnv_re{mlt[1]S 3.∞3n oconv_reⅫlt[0]1 3.5 。.P,I‘^、 一2r ● 一R-. 700u- 200a ● 600日 .I.I.I.I I.I.I.1.I.1.I.1.I.I.-.I.I.I.I。 土I. ’’’’。1。 5· 2· l· o= ,’ ’ ’五’ ’-:J’ 。 ’ ’d’ ’ 。 。止。 ’ ’ ’瓜曩虱 (b)Vsig=3.0v 图5.15逐次逼近ADC转换瞬态仿真图 57 第5章指数时间采样条件重置像素列级ADC设计 分析图5.15,icmpout信号翻转良好,未出现翻转不完全的情况,10us处转 化结束,输出8位转换数值,oconv_result[8—0】在输入为0.4V和3.0V是分别为 0001111l和11101001,转换成十进制即Do.4v-=31;D3.o、,=233.理想输出值计算公 1r 式为D似,=争×玩。,Do.4V=0.4/3.3}255=3 1;D3.ov=3.o/3.3宰255=232,转换值与 y阿 理想输出值基本吻合。 本文ADC的设计输入范围为Ov_一3.3v,8位有效输出位宽(位移前),即在 有效输入范围内取256个量化台阶,分辨率为VLSB=3.3v/256=12.9my。为了验证 ADC在整个输入范围内的有效性,对输入信号在Ov到3.3v内取256个采样点 进行AD转化,每点间隔一个VLSB,记录每个采样点的转换数值。 8位逐次逼近ADC量化结果 ∞ 阁 电 趔 籁 辎 蜒 口 《 图5.16逐次逼近ADc转换结果 图5.16给出了输入信号在Ov到3.3v变化过程中,ADC的输出值,整体输 出和输入呈良好的线性关系。为进一步分析ADC性能,对256个采样点转换值 进行台阶化填充(填充比为8:1,即每个台阶填充8个点),计算模拟量化误差。 58 一.笙!童塑垫堕塑墨壁壅堡重量堡鲞型堡垒里里丝生 一一 8位逐次逼近ADC量化误差模拟分析 蝴 继 竿 Ul 羁 辎 模拟输入值(o-3.3)N 图5.17 ADC模拟量化噪声 图5.17给出了8位ADC的模拟量化噪声,与理想量化噪声比较,该曲线整 体向下偏移了1.1.5个LSB,说明ADC存在失调误差,同时量化误差在多个采 样点处跳变,说明存在积分非线性和微分非线性,下面对其具体分析。 8位逐次逼近ADC量化误差模拟分析(调节失调误差) 椭蟮芊删羁辎 模拟输入值0.3.3)N 图5.18失调误差分析 59 第5章指数时间采样条件重置像素列级ADC设计 失调误差(offset error)是指ADC的比较输入存在失调信号,测量方法是水 平位移无限精度特性曲线直到量化噪声相对于这条线呈对称分布(这里假设其他 误差不是主要的或者已经从特性曲线中消除),这条线和过原点的无限精度特性 曲线的水平差值就是失调误差。试验分析,将无限精度曲线右移11.6mv后,得 到对称的量化噪声曲线如图5.18。 ADC的积分非线性(INL)的定义是实际有限精度特性曲线与理想有限精度 特性曲线在垂直方向上的最大差值。微分非线性(DNL)定义为在每个垂直台阶 上测量的相邻编码之间的距离与标准距离的差值。 8位逐次逼近ADc INL分析 2 8位逐次逼近,tIlDC DNL分析 1.S 1 0.5 旬.5 -1 .1.5 模拟输入值tu-a.3),v 模拟输入值∞.3)^, 图5.19积分非线性和微分非线性分析图 图5.19中给出的积分非线性结果,0-0.22v内为.2LSB,0.22v.2.42v内为 。1LSB,2.42v.3.3v为零,说明量化结果在小输入信号区间与标准结果差异较大。 微分非线性分析图中显示了ADC良好的台阶一致性,在整个输入区间内,只有 少数几个台阶发生了突变。 5.3.2 12位扩展ADC的位移扩展功能仿真验证 为了适合指数时间采样条件重置像素的信号处理要求,本文对常规逐次逼近 ADC进行了改进,主要是对SAR模块加入了移位单元,在前面章节的SAR数 字模块设计中,已经对移位逻辑进行的数字仿真验证,本节主要通过对整个ADC 的数模混合仿真来验证移位扩展功能的正确性。 设定输入信号值Vsig=1.5v,【ipb2、ipbl、ipbO]=100,在13us和14us处对 比输出数值。由图5.20可以看出,10.5us处oconv result[11-0]=000001110100, 11.5us处oconv result[11.O】=011101000000,转换数值左移4位,符合设计要求。 第5章指数时间采样条件重置像素列级ADC设计 iclk S嘏JhlFtJ 3.; ●a●m SPP—shll 57,.如 1啦崩R_MllftJ 3.5 t■bI鼬iftj 0 l曲O SPPJlhiFt_i 0 occov.rmmlt[11 2.§9孙 ∞口Ⅳ-r∞uI“10 3.i o∞哪-r··_uIt【9】 j.j occnv.r蕾ultl8] 3.; oconv_rmmlt[7] —5巧.却 oomw_rmmlt[6] 3.3 oo甘ⅣJ删IU5】 -2.嘶 “Ⅺmu,●州I“4】 14.8飘 啦.2钿 occnv_rmmlt[3] oconv_rmmlt[2] 7.ia断 oomv_rmmlt[1] 4.7i孙 oomnv_rmmlt[0] e.5i轴 m(Iin) 耷 ]n n n n r]n r]n几几门n几几门几几几r]n目:只:啦『 5三 --]。 ;厂] ;几 ;厂1_几i {i. 啦 j.6; i正 : 1I.= : la- 一2.= ; 毫] ; 0; 毒 ^三 ; 毒 ^三 : k · ,瞄 i 3= i ; : j ; { { ! I · j j l i · ! : · . i ‘ I j: ;;I ! I :I iI {;I ;I {i I;l I : j: j I :I j il 鼍 ^三 j j l j j j j l ij 毒 ^三 i : I {i l i i 妣 ● : : : I :: ,O-: ! ! l ! ! ! : : ! 毒 tl三 200u< ] i .I.I.I.I i j l I ;i I.I.I.’.I.I.I.I.I.I.1.I.I.I.I.I.I.I.‘.I.I 2006 。l’I。·’!。’’’。’’!’’’·’’’!’’。l’。’I。’。’’。’!’:’。‘:。!。。 弧I · · : I 工! 一30一 ! ! :T! 。 口’ ’ 。五’ ’矗’ ’ ’6:-’ 。出’ 。i6日!Q。墅蚰[1111.55uhI’ 图5.20位移扩展性能仿真图 5.3.3 12位扩展ADC整体性能分析 在对8位AD转换结果以及移位扩展的功能仿真验证后,本节给出12位扩 展ADC的性能分析。 表5.2 ADC性能指标 位宽 最小分辨率 12 12.9mv 转换时间 最大等效分辨率 14us 206.4mv 实际输入范围 积分非线性 0.3.3v .2LSB 等效输入范围 微分非线性 O.52.8v +.1LSB 失调误差 11.6my 12位的转换数值是通过位移扩展得到的,所以ADC存在多分辨率,当[ipb2、 ipbl、ipb0]=000,没有位移,分辨率最小,当[ipb2、ipbl、ipb0]=100时,转换 值左移4位,测量精度下降,最小等效可测信号间隔扩大16倍。同理,扩展ADC 的等效输入范围是实际输入范围的16倍。 5.4总结 本章主要给出了指数采样条件重置CMOS图像传感器列级ADC的设计,主 要基于8位逐次逼近ADC的结构,设计了12位位移扩展ADC。设计的主要模 61 第5章指数时间采样条件重置像素列级ADC设计 块包括电荷再分配电容阵列DAC设计、迟滞比较器设计以及移位扩展SAR模块 设计,并且对各个模块进行单独仿真验证。对8位逐次逼近ADC进行全摆幅输 入数模混合仿真扫描,分析转换数值,ADC呈现良好的线性输出。最后给出了 12扩展ADC的仿真结果,总结性能指标,符合设计要求。 62 第6章全文总结 第6章全文总结 本文以CMOS图像传感器的动态范围性能为研究重点,对指数时间采样条 件重置技术展开深入研究,对常规重置像素的工作时序进行优化,加入脉冲生成 电路,消除像素内SRAM的无效写操作。并且针对指数时间采样条件重置像素 输出信号的特殊性,设计了一种新型的12位扩展ADC,对像素的模拟信号和数 字信号进行处理,直接输出合成后的数字信号。 第一章介绍了CMOS图像传感器的发展历程和研究现状,调研了动态范围 扩展技术的研究成果。第二章主要从数理等效模型角度出发对光电二极管和 CMOS图像传感器像素电路进行分析,给出了动态范围和信噪比两个重要参数的 计算公式,为后面对条件重置像素参数分析提供理论基础。第三章首先对条件重 置技术和指数时间采样条件重置进行深入研究,给出了复位时刻与动态范围扩展 因子之间的关系,并通过对平均SNR分析给出了采样时刻t和参考电压V他f的合 理选取依据。 第四章和第五章主要介绍具体电路模块和相应驱动控制模块的设计以及对 相应设计进行的仿真验证。第四章主要对常规指数时间采样条件重置电路进行改 进,设计可一种可配置的脉冲生成单元来控制像素内SRAM的写操作,消除了 SRAM内的无效数据的翻转。第五章主要是基于常规8位逐次逼近ADC设计了 一种新型的12位扩展ADC,与指数时间采样条件重置像素配套运行,直接生成 合成后的转换数值供后续模块处理,通过数模混合仿真验证了ADC的有效性和 可靠性。新型像素单元比常规条件重置像素提高动态范围12.04dB,同时可以降 低了指数时间采样条件重置像素单元功耗。 通过本文的设计,本人收获颇丰,CMOS图像传感器的整个系统是由多个模 块构成,每个模块基本都会涉及到模拟部分和数字部分,虽然本文仅涉及到了像 素单元和列级ADC的设计,但也从中掌握了很多模拟电路的设计技巧和数字模 块的设计方法,以及数模混合设计和仿真技巧,数模混合设计的思路一直贯穿本 文的始末。由于时间和条件的限制,本文完成的工作有限,还有很多后续研究可 以开展,比如像素与ADC之间连接需要的相关双采样电路(CDS)的匹配设计、 大像素阵列的时序控制、ADC输出数据的人眼特性处理以及模块后期版图设计 工作等等。 随着集成电路工艺的不断进步,CMOS图像传感器必将会得到越来越广泛的 应用,围绕动态范围扩展技术的研究也会越来越深入,对该领域的研究有着很宽 阔的前景。 63 参考文献 参考文献 陈金松.1997.模拟集成电路(原理、设计、应用)M】.中国科学技术大学出版社. 姜秀彬,毛毳,何乐年.2002.一个提高CMOS图像传感器的动态范围的算法[J].微电子学 与计算机,23(2):45-48。 潘银松,袁祥辉,林聚承等.2005.CMOS数字图像传感器研究进展[J】.重庆大学学报(自然 科学版),28(9):16.18. 徐江涛,姚素英,朱天成.2007.cMoS有源像素传感器光响应分析及实验模型建立[J].传 感技术学报,20(2):334-337. 朱青云,卢结成,张小波,鄢铭.2008.低功耗高动态范围CM0s图像传感器的设计.半导体 技术,33(1):19-21. 张小波,卢结成,鄢铭,朱青云.2008.对指数采样CMOS图像传感器动态范围扩展方法的 改进。微电子学与计算机,25(“):101.104. 张小波.2008.CMOS图像传感器动态范围扩展技术研究与设计【D】.【硕士】.合肥:中国科学技 术大学,10.11,19-20. Amine Bermak.2005.Conversion time analysis oftime domain digtal pixel sensor in uniform and non·uniform quantizers[C].IDEAS’05, Amine Bermark and Yat—Fong Yung.2006.A DPS array with programmable resolution and reconfigurable conversion time[C】.IEEE transactions on VLSI Systems,14(1):15—22. Amine Bermak.2002.A CMOS imager with PFM/PWM based analog-to-digital converter[C].ISCAS 2002.4:53-56. B.Pain and E.Fossum.1 994。Approaches and analysis for onfocal—plane analog-to-distal converSion[C].Proceedings of SPIE,2226:208-21 8. D.Yang and A.El Gamal.1 999.A nyquist rate pixel—level ADC for CMOS image sensors[J].IEEE Journal of Solid-State Circuits,34(3):348-355. David X.D.Yang,Abbas El Gamal.1 999.Comparative analysis of SNR for image sensors with enhanced dynamic range[C].Part of the IS&T/SPIE Conference on Sensors,Cameras,and Systems for Scientific/Industrial Applications,1 97—2 1 1. Dongwon Park,Jehyuk Rhee,Youngioong Joo.2007.A Wide Dynamic—Range CMOS Image Sensor Using Self-Reset Technique[J].IEEE Electron Device LeRers.28(1 0),890—892 dynamic Graeme Storm,Robert Henderson,J.E.D Hurwitz,et a1.2006.Extended range from a combined linear-logarithmic corns image sensor[J].IEEE Journal of Solid-State Circuits, 41(9):2095-2106. 65 参考文献 Masanori Furuta,Yukinari Nishikawa,Yoru lnoue,Shoji Kawahito.2007.A High-Speed, Hi曲-Sensitivity Digital CMOS Image Sensor Witll a Global Shutter and 1 2一bit Column—Parallel Cyclic A/D Converters[J].IEEE Journal of Solid—State Circuits. 42(4),766-774. Masaaki Sasaki, Mitsuhito Mase, Shoji Kawahito, Yoshiaki Tadokoro. 2007. A Wide·-dynamic·-Range CMOS Image Sensor Based on Multiple Short Exposure··Time Readout With Multiple—Resolution Column-Parallel ADC[J].IEEE Sensors Journal, 7(1),15l-158 Mitsuhito Mase,Shoji Kawahito,Massaaki Sasaki,et a1.2005.A wide dynamic range cmos image sensor with multiple exposure4ime signal outputs and 12-bit column-parallel cyclic A/I) conveners[J].IEEE Journal of Solid—State Circuits,40(1 2):2787—2795. M.Biags,E.Cabruja,J.Forest,et a1.Review of CMOS image sensors[J].2006.Microelectronics Journal,37:433-45 1. Phillip E.Allen,Douglas R.Holberg.2002.CMOS Analog Circuit Design[M].Oxford University Press. R.Jacob Baker,Harry W.Li,and David E.Boyee.1998.CMOS:Circuit Design,Layout,and Simulmion[M].John Wiley&Sons. dynamic Sung-Hyun Yang and Kyoung-Rok Cho.2002.Hi.gh range cmos image sensor with conditional reset[C].IEEE custom integrated circuits conference. Hamamoto Takayuki and Kiyoharu Aizawa.2001.A computational image sensor with adaptive pixel—based imtegrated time[J].IEEE Journal of Solid—State Circuits,36(4):580-585. U.Ringh,C.Jansson,and K.Liddiard.1 996.Readout concept employing a novel on chip 1 6 bit ADC for smart IR focal plane arrays.Proceedings of SPIE,2745:99-l 1 0. Voicu z.Groza.200 1.Hi【曲-Resolution Floating-Point ADC.IEEE Transactions on Instrumentation and Measurement.50(6),1 822一l 829 X.D.Y.David,A.El Gammal,B.Fowler,and H.Tian.1999.A 640x 512 CMOS image sensor with dynamic ultra wide range floating-point pixel level ADC[J]。IEEE Joumal of Solid-State Circuits,34(12):1821-1999. 致谢 致谢 在中国科学技术大学的学习生涯很快就要结束了,科大校园浓郁的科研氛 围、科大老师严谨的治学态度深深地感染了我,这段求学经历必将成为我一生中 最宝贵的财富。 首先,感谢我的导师卢结成副教授,本文在选题、开题以及研究过程中都给 予了悉心的指导。同时,卢老师更加注重我们的全面发展,培养我们发现问题解 决问题的能力。卢老师严谨的工作作风和平易近人的品德也教会了我如何对待科 研、对待工作和对待别人。 同时,感谢蒋宗洲老师,蒋老师扎实的理论知识和丰富的实践经验给了我很 多启迪。感谢师兄汪节齐、张小波、朱青云,他们在我的学习和生活上给予了很 多帮助。感谢我的同学鄢铭、陈希,我们在一起共同度过了三年难忘的学生生涯。 感谢师弟徐玉辉、刘飞、姜文奇,师妹李颖佩、刘玉梅,他们也给予了我很多帮 助和支持。 最后,感谢我的父母,在我的人生道路上他们一直支持着我、鼓励着我,感 谢父母为我所付出的一切。 卞育华 2009年5月10日 67 攻读学位期间发表的学术论文与取得的其他研究成果 攻读学位期间发表的学术论文与取得的其他研究成果 已录用论文: [1]卞育华,卢结成,鄢铭。大动态范围CMOS图像传感器指数时间采样电路的 改进。微电子学与计算机。2009 [2]卞育华,卢结成,陈希,鄢铭。基于光线视频测井技术的孔眼自动识别。计 算机工程。2009 [3]鄢铭,卢结成,卞育华。一种基于人眼视觉特性图像传感器的研究。微电子 学与计算机。2009 其他: 本课题被评为中国科学技术大学2007年研究生创新基金资助项目,项目编号: KD200705 1 69 大动态范围CMOS图像传感器技术研究与相关电路设计 作者: 学位授予单位: 卞育华 中国科学技术大学 本文链接:http://d.g.wanfangdata.com.cn/Thesis_Y1498201.aspx

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。