首页资源分类PCB layout > 主板层叠结构与阻抗控制

主板层叠结构与阻抗控制

已有 460559个资源

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人消费电子

上传者其他资源

文档信息举报收藏

标    签: 主板PCB叠层阻抗

分    享:

文档简介

主板 pcb 层叠结构与阻抗控制

文档预览

AM2-780G 主板 pcb 层叠结构与阻抗控制 一、参考层叠 1. 层叠图示 阻焊绿油 0.3~0.7mil 厚度 Top 层厚度为 2.0mil 铜(电镀之后) 1x3313 Pre-Preg 压合厚度 3.7mil 内层厚度 1.4mil 铜 中间调节约 48mil,确保整板厚度为 1.6mm 内层厚度 1.4mil 铜 1x3313 Pre-Preg 压合厚度 3.7mil Bottom 层厚度为 2.0mil 铜(电镀之后) 阻焊绿油 0.3~0.7mil 厚度 2. Pcb 板材要求 Pcb 板材: Fr-4, Er= 4.0 @ 1.0GHz 3313PP 4mil 压合控制厚度为 3.7mil 整板厚度:63mil±5mil ( = 1.6mm) 二、控制阻抗线在 pcb 上的位置图示 1. CLKIN – CPU ( Clock IC to CPU ) 时钟差分对阻抗要求 W/S1/S2 = 5mil/6mil/20mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/6 控制阻抗 (Ω) 55 93 允许误差 ±15% ±20% 参考层叠 仿真阻抗(Ω) 54.63 93.10 预控制阻抗的线位置图示 2. HT— CLK ( Clock IC to NB ) 时钟差分对阻抗要求 W/S1/S2 = 5mil/7mil/20mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/7 控制阻抗 (Ω) 55 95 允许误差 ±15% ±20% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 54.63 95.36 3. HT— CAD、CTL (NB to CPU) 差分对阻抗要求 W/S1/S2 = 4.5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 4.5 4.5/5 控制阻抗 (Ω) 57 93 允许误差 ±15% ±20% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 57.18 93.85 4. DDR3— CLK (CPU to DIMM) 差分对阻抗要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/5 控制阻抗 (Ω) 55 90 允许误差 ±15% ±20% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 54.63 90.12 5. DDR3— DQS (CPU to DIMM) 差分对阻抗要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/5 控制阻抗 (Ω) 55 90 允许误差 ±15% ±20% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 54.63 90.12 6. DDR3— Addr、CMD、CTL (CPU to DIMM) 单端阻抗要求 W = 9.5mil 阻抗控制要求 阻抗分类 单端阻抗 W/S1 (mils/mils) 9.5 控制阻抗 (Ω) 40 允许误差 ±15% 参考层叠 仿真阻抗(Ω) 39.28 预控制阻抗的线位置图示 7. DDR3— Data (CPU to DIMM) 单端阻抗要求 W = 9.5mil 阻抗控制要求 阻抗分类 单端阻抗 W/S1 (mils/mils) 9.5 控制阻抗 (Ω) 40 允许误差 ±15% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 39.28 8. PCIEx16— GFX (NB to PCIEx16) 差分对阻抗要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/5 控制阻抗 (Ω) 55 90 允许误差 ±15% ±20% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 54.63 90.12 9. PCIEx16 – REFCLK ( Clock IC to LAN, PCIEx16, SB and NB) 差分对阻抗 要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/6 预控制阻抗的线位置图示 控制阻抗 (Ω) 55 93 允许误差 ±15% ±20% 参考层叠 仿真阻抗(Ω) 54.63 93.10 10. HIS/HSO ( NB to LAN) 差分对阻抗要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/5 控制阻抗 (Ω) 55 99 允许误差 ±15% ±20% 预控制阻抗的线位置图示 参考层叠 仿真阻抗(Ω) 54.63 90.12 11. LAN – MDI 差分对阻抗要求 W/S1/S2 = 5mil/6mil/20mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/6 控制阻抗 (Ω) 55 93 预控制阻抗的线位置图示 允许误差 ±15% ±20% 参考层叠 仿真阻抗(Ω) 54.63 93.10 12. SATA 差分对阻抗要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/5 预控制阻抗的线位置图示 控制阻抗 (Ω) 55 99 允许误差 ±15% ±20% 参考层叠 仿真阻抗(Ω) 54.63 90.12 13. SATA 差分对阻抗要求 W/S1/S2 = 5mil/5mil/16mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/5 预控制阻抗的线位置图示 控制阻抗 (Ω) 55 99 允许误差 ±15% ±20% 参考层叠 仿真阻抗(Ω) 54.63 90.12 14. DMI ( SB to NB )差分对阻抗要求 W/S1/S2 = 5mil/6mil/20mil 阻抗控制要求 阻抗分类 单端阻抗 差分对阻抗 W/S1 (mils/mils) 5 5/6 控制阻抗 (Ω) 55 93 预控制阻抗的线位置图示 允许误差 ±15% ±20% 参考层叠 仿真阻抗(Ω) 54.63 93.10 15. PCICLK (Clock to NB,SN,PCI,and IO)单线时钟阻抗要求 W = 5mil 阻抗控制要求 阻抗分类 单端阻抗 W/S1 (mils/mils) 5 控制阻抗 (Ω) 55 允许误差 ±15% 参考层叠 仿真阻抗(Ω) 54.63 预控制阻抗的线位置图示 16. AUDIO 时钟、数据线阻抗要求 W = 5mil 阻抗控制要求 阻抗分类 单端阻抗 W/S1 (mils/mils) 5 控制阻抗 (Ω) 55 允许误差 ±15% 参考层叠 仿真阻抗(Ω) 54.63 预控制阻抗的线位置图示

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。