pdf

【Freescale】MMPF0100 14通道可配置电源管理集成电路

  • 1星
  • 日期: 2018-10-22
  • 大小: 2.6MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • free评论
标签: MMPF0100

MMPF0100

Freescale

Freescale

  MMPF0100是PF系列PMIC的首款产品。它采用可配置和可编程的架构,支持各种不同电流级别的输出,为内核处理器、存储器和各种外设提供电源。

文档内容节选

Freescale Semiconductor Advance Information 14 Channel Configurable Power Management Integrated Circuit The PF0100 SMARTMOS Power Management Integrated Circuit PMIC provides a highly programmable configurable architecture with fully integrated power devices and minimal external components With up to six buck converters six linear regulators RTC supply and coincell charger the PF0100 can provide power for a complete system including applications processors memory and system peripherals in ......

推荐帖子 最新更新时间:2021-07-24 03:39

【STM32F7英雄联盟大赛】多功能测试仪器-信号发生器部分的核心器件选型
引言:           首先发个牢骚,最近运气不是太好,有一个项目结题,感觉做的还不错,最后却没评上优秀结题,好得我还有有些成果。唉,忽然发现,高校内政治因素还是很重的。学校评奖,每个学院只会有一个人获奖,这个是默认的;其次,获奖的同学或者作品必须与国家的政策和导向有关系。恩恩,其实还是我自己做的不够好啊。投的一篇论文,投国内某EI期刊,第二次被拒,没有任何原因,所以大家都说:中文论文看似
传媒学子 stm32/stm8
【NUCLEO-L452RE测评】+简易数字电压表
借助STM32L452内部的ADC,再配置一个OLED屏就可形成一个简单的数字电压表,其显示效果如图1至图3所示。 A/D采集所使用的通道为ADC_CHANNEL_9,占用的引脚为PA4。 图1 悬空状态下的采集值 图2 连接GND的测量值 图3 连接VDD的测量值 实现该显示效果的主程序为: int main(void) {
jinglixixi stm32/stm8
炼狱传奇-倍频电路之战
经过前面的学习,相信大家已经掌握了软件的基本操作和设计的基本流程,接下来我们尝试利用FPGA的内部的电路延迟,来搭建一个倍频电路。倍频电路架构图:时序图:接着我们尝试使用Verilog HDL语音,把上述的倍频电路结构描述出来: 代码如下:            代码写完之后,我们再新建一个VerilogHDL File,用作test bench(测试程序); 测试代码如下:         
梦翼师兄 FPGA/CPLD
做一个2000W的半桥电源,半桥驱动驱动波形有问题
求大神指教: 1、上图是本人在做一个2000W的半桥电源,DSP输出的PWM波,请问波形是否正确?占空比如何变化范围如何?要注意那些? 2、上图的PWM1_DSP和PWM2_DSP的信号是图一的波形,经过图二电路后,PL相对SW,PN相对GND_310V的波形为下图,请问下图波形是否正确? 3、为什么蓝色波形顶端会被削掉或者是有尖峰?黄色波形上升沿和下降沿会有小电平?如何解决
k3522850 电源技术
FAQ:平台固件的安全弹性 |Microchip 安全解决方案系列研讨会 第8场
直播主题:平台固件的安全弹性 |Microchip 安全解决方案系列研讨会 第8场   内容简介:您的系统是通过SPI闪存引导的?在引导过程中和固件升级期间,您是如何保护您的系统免遭不测的?您的系统如何检测受损的闪存文件并从中恢复?本场研讨会探讨了有关平台固件安全弹性的NIST 800-193指南。   直播讲师:徐波(Barry Xu)   FAQ详情:
EEWORLD社区 嵌入式系统
请帮忙看看这段代码的错误在哪
module example1(equal); output equal; reg a,b; reg equal; initial begin a=0; b=0; #100 a=0;b=1; #100 b=1;b=1; #100 a=1;b=0; #100 $stop; end compare compare1(equal,a,b); endmodule module
瓷娃娃 FPGA/CPLD

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×