首页资源分类电源技术电池管理 > 2.4G射频低噪声放大器设计

2.4G射频低噪声放大器设计

已有 455098个资源

下载专区

上传者其他资源

电源技术热门资源

本周本月全部

文档信息举报收藏

标    签: RFLNA

分    享:

文档简介

近年来,以电池作为电源的电子产品得到广泛使用,迫切要求采用低电压的模拟电路来降低功耗,所以低电压、低功耗模拟电路设计技术正成为研究的热点。本文主要讨论电感负反馈cascode-CMOS-LNA(共源共栅低噪声放大器)的噪声优化技术,同时也分析了噪声和输入同时匹配的SNIM技术。以噪声参数方程为基础,列出了简单易懂的设计原理。

文档预览

摘 要 近年来,以电池作为电源的电子产品得到广泛使用,迫切要求采用低电压的模拟电路来降低功耗,所以低电压、低功耗模拟电路设计技术正成为研究的热点。本文主要讨论电感负反馈cascode-CMOS-LNA(共源共栅低噪声放大器)的噪声优化技术,同时也分析了噪声和输入同时匹配的SNIM技术。以噪声参数方程为基础,列出了简单易懂的设计原理。为了实现低电压、低噪声、高线性度的设计指标,在本文中使用了三种设计技术。第一,本文以大量的篇幅推导出了一个理想化的噪声结论,并使用Matlab分析了基于功耗限制的噪声系数,取得最优化的晶体管尺寸。第二,为了实现低电压设计,引用了一个折叠式的共源共栅结构低噪声放大器。第三,通过线性度的理论分析并结合实验仿真的方法,得出了设计一个高线性度的最后方案。另外,为了改善射频集成电路的器件参数选择的灵活性,在第四章中使用了一种差分结构。所设计的电路用CHARTER公司 0.25μm CMOS 工艺技术实现,并使用Cadence的spectre RF 工具进行仿真分析。本文使用的差分电路结构只进行了电路级的仿真,而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟,完成了整个低噪声放大器的设计流程。 折叠式低噪声放大器的仿真结果为:噪声系数NF为1.30dB,反射参数S11、S12、S22分别为 -21.73dB、-30.62dB、-23.45dB,正向增益S21为 14.27dB,1dB压缩点为-12.8dBm,三阶交调点IIP3 为0.58dBm。整个电路工作在1V电源下,消耗的电流为8.19mA,总的功耗为8.19mW。所有仿真的技术指标达到设计要求。 关键字:低噪声放大器;噪声系数;低电压、低功耗;共源共栅;噪声匹配 ABSTRACT In recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research hotspot. This paper mainly discusses noise figure optimization techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM). Based on the noise parameter equations, this paper provides clear understanding of the design principle. In order to achieve low-voltage, low noise, high-linearity of the design specifications, in this paper by three design technology. Firstly, using Matlab tool analyzes noise figure based on power-constrained, and obtain the optimum transistor size. Secondly, design a folded-cascode-type LNA to reduce the power supper. Third, through theoretical analysis of Linear and combine simulation methods, I obtain a final design of a high-linearity. On the other side, in order to improve the radio frequency integrated circuit device parameters of flexibility, this paper presents a difference in the structure in the fourth chapter. The proposed circuit design is realized using csm25RF 0.25μm CMOS technology, simulated with Cadence specter RF. Based on csm25RF 0.25μm CMOS technology, the resulting differential LNA achieves 1.32dB noise figure, -20.65dB S11, -24dB S22, -30.27 S12, 14 dB S21. The LNA's 1-dB compression point is -13.3dBm, and IIP3 is -0.79dBm, with the core circuit consuming 8.1mA from a 1V power supply. Key words:low-noise amplifier (LNA);noise figure;low voltage low power;cascode; noise matching 第一章 绪论 1 1.1 课题背景 1 1.2 研究现状及存在的问题 2 1.3 本论文主要工作 3 1.4 论文内容安排 3 第二章 射频电路噪声理论和线性度分析 4 2.1 噪声理论 4 2.1.1 噪声的表示方法 4 2.1.2 本文研究的器件噪声类型 5 2.1.2.1 热噪声 5 2.1.2.2 MOS噪声模型 6 2.1.3 两端口网络噪声理论 8 2.1.4 多级及联网络噪声系数计算 9 2.2 MOSFET两端口网络噪声参数的理论分析 11 2.3 降低噪声系数的一般措施 14 2.4 MOS LNA线性度分析 15 2.4.1 1dB压缩点 15 2.4.2 三阶输入交调点IIP3 17 2.4.3 多级级联网络线性度表示方法(起最重要作用的线性级) 19 2.5 小结 21 第三章 CMOS低噪声放大器的设计理论推导 22 3.1 LNA设计指标 22 3.1.1 噪声系数 22 3.1.2 增益 22 3.1.3 线性度 23 3.1.4 输入输出匹配 23 3.1.5 输入输出隔离 23 3.1.6 电路功耗 23 3.1.7 稳定性 23 3.2 CMOS LNA拓扑结构分析 24 3.2.1 基本结构及比较 24 3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 24 3.2.3 共源共栅电路结构(cascode) 30 3.2.4 功率限制的单端分析——获得最佳的宽长比 31 3.3 其它改进型电路比较 34 3.4 偏置电路的设计 37 3.5 cascode设计结论 38 第四章 2.4GHz 低电压高线性度的LNA电路设计 39 4.1 工艺库的元器件 39 4.2 差分cascode电路 39 4.2.1 差分电路的设计 39 4.2.2 差分电路的电路级仿真 42 4.3 单端cascode电路 44 4.3.1 单端电路的设计 44 4.3.2 单端电路的电路级仿真 48 4.3.3 单端电路的版图设计、提取及后模拟 50 4.4 电路级仿真和后模拟仿真总结 54 4.5 与其它电路的比较 55 结束语 57 致 谢 58 附录A 二端口网络的噪声理论补充 60 附录B S参数与反射系数 62 B.1 双端口网络S参数 62 B.2 反射系数与S参数的关系 63 B.3 其它参数与S参数的关系 64 附录C 电感源极负反馈共源电路噪声推导 65 附录D Matlab程序 70 第一章 绪论 1.1 课题背景 在最近的十多年来,迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中,如:高速语音来,第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG标准实现无线视频图像传输的卫星电视服务等技术是日新月异,无线通讯技术得到了飞速发展,预计到2010年,无线通信用户将达到10亿人[1],并超过有线通信用户。这种潜在的市场造成了对射频集成电路的巨大需求。原来的混合电路由于不能满足低成本、低功耗和高集成度的要求,而必然要被集成度越来越高的集成电路所取代,并最终形成单片射频收发机芯片。 典型的射频收发设备除了对功耗、速度、成品率等性能的要求外,还要考虑噪声、线性范围、增益等指标。在硅CMOS, BiCMOS、双极工艺、GaAs MESFET,异质结双极晶体管(HBT),GeSi器件等众多工艺中,虽然硅CMOS的高频性能和噪声性能不是最好的,但是由于它的工艺最为成熟、成本最低、功耗最小、应用也最为广泛,且随着工艺水平的不断提高,硅CMOS的频率特性和噪声特性正在逐渐得到了改善。重要的是,只有采用硅CMOS工艺才能最终实现单片集成。因此,CMOS射频集成电路是未来的发展趋势[1]。近几十年来,世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量的研究和探索,使CMOS射频集成电路的性能不断得以改善。乐观的估计,在最近几年里,CMOS射频集成电路将彻底改变无线通信的面貌。 射频接收机通常有四种结构:超外差结构、直接变频结构、宽中频变频结构、和低中频变频结构。这四种结构各有优点和缺点,接收机的结构由系统指标决定,包括系统工作频率、接收机动态范围、功耗和集成度等。图1-1所示为超外差接收机的系统框图。这是较为常用的射频接收机结构。一个完整的射频收发系统包括RF前端和基带处理部分,RF前端又称作接收器,它决定着整个系统的基本性能指标,如误码率、发射功率、信道的抗干扰能力等。而低噪声放大器(LNA)是RF前端的最前端,它直接感应天线接收到的微弱 信号,并对其放大,然后传递给后级进行处理,是整个接收通道最为关键的模块之一。因此,本文主要研究2.4GHz LAN在功耗限制和低电压条件下获得低噪声、高线性度的方法。 图1-1 超外差接收机的系统框图[2] 1.2 研究现状及存在的问题 近年来,射频集成电路(RF IC)的应用和研究得到了飞速的发展,CMOS射频集成电路的研究更是成为该领域的研究热点。低噪声放大器是射频接收机中的一个关键,它位于接收机系统的第一级,决定着接收机系统的整体噪声系数。在CMOS射频接收前端,低噪声放大器大约占前端功耗的一半左右,由于低功耗和低噪声是一对矛盾,在设计时需要权衡考虑[3]。 现在几个应用比较多的无线频段有欧洲433MHz的ISM 段,应用于手机GSM 的900MHz和1.8GHz,应用于蓝牙(Bluetooth)的2.4GHz,以及应用于WLNA的2.4GHz和5GHz,这些频率都可以用目前的CMOS工艺来实现,目前已有相应的少量产品问世。由于CMOS射频集成电路是一门比较新的研究领域,国外也是刚刚起步,这对国内的集成电路行业是一个很好的发展契机。 但是,目前仍然有许多问题需要研究和解决,尤其是射频MOS管的建模问题以及高性能电感的实现。一方面是MOS管、片上电感、电容、衬底的寄生参数的提取问题,另一方面是这些参数随偏置条件和特征尺寸的缩小而变化的问题。对这些问题的研究和解决,将极大地降低射频集成电路的设计难度。 电感和电容是射频集成电路中必不可少的部分,虽然它们已经可以在片上集成,但是目前它们和片外的分立电容、电感相比还有很大的差距,还不能完全满足射频电路的需要。CMOS射频集成电路面临的主要问题就是无法得到高品质因数(Q)的无源器件。片上电感Q值与电感面积成比例关系,在面积受限的情况下,大幅提高Q值尚有一定的困难[1,2,4]。 在电路实现方面,一方面需要完善和提高各个模块的性能,另一方面,需要研究将整个前端整合到一个芯片上时各个模块之间的协同考虑和衬底的串扰问题。另外,还需要考虑功耗和可测试性的问题存在。 随着特征尺寸的不断缩小,MOS晶体管的截止频率得到了提高,从而可以较为容易地实现较高工作频率的射频集成电路和提高、改善LNA电路中的各种指标。然而,特征尺寸的缩小却会带来其他方面的问题,例如随着栅长的缩小,沟道的电场场强增强,漏端电流噪声增大等等[1,2]。这些问题都必须认真考虑。 1.3 本论文主要工作 在射频低噪声放大器的设计中,各指标存在一定的相互制约性。为了获得较好的性能指标,一般采用提高电路中各元器件的静态工作点,以牺牲功耗来实现高性能。 本文研究的2.4GHz LNA电路可以应用于无线局域网(WLNA)和蓝牙技术。在本文中,完成了MOS晶体管的噪声分析,实现了噪声、输入同时匹配的理论研究和电路的实现。着重于研究LNA电路的噪声理论,也比较了多种降低噪声和提高线性度的电路结构。为了减小漏电流三阶频率项,提出消除三阶项的偏置电路等等。 电路中的各个指标都是相互制约的,一个指标得到提高,其它指标都会有所减小。在本文中,主要是完成低电压低功耗条件下的低噪声研究,其次再研究实现高线性度的方法。 1.4 论文内容安排 本论文的内容安排如下: 第一章绪论是对本课题研究的项目分析。 第二章列出射频电路噪声理论和线性度分析。作为接收通道的射频前端,低噪声放人器的噪声性能决定着整个通路的噪声特性,进而决定了接收机的灵敏度。低噪声放大器的噪声性能还对接收机的动态工作范围起着重要的影响,可见,噪声性能优化是低噪声放大器设计的关键。这一章中,介绍了噪声的一般计算方法,推导出MOSFET二端口网络的噪声表达式,得出减小噪声的一般方法,说明了最简单的噪声匹配理论。在这一章节中,也说明了LNA的线性度计算方法。 第三章首先介绍了LNA的设计指标。在原有的设计技术上,进一步推导出了噪声、输入同时匹配的设计技术,进而推导出本文的LNA设计理念。在低噪声放大器的设计中,噪声的设计最为重要,而晶体管的宽长比(W/L)是决定电路噪声系数的最要因数,而静态工作点则主要影响到电路的功耗。在LNA拓扑结构的分析中,得出了一系列的设计方程,使用Matlab工具,则可以从仿真图中得出了最佳的宽长比(W/L)。本章中也简单说明了一种恒跨导的偏置电路设计。 第四章,利用前面三章介绍的设计方法设计出了两个电路,一个是差分电路,一个是单端电路,并对这两个电路进行了比较。其中,在单端电路中进行了高线性度的设计,并通过了电路级仿真、版图设计、版图提取、版图电路一致性检查和后模拟。 第二章 射频电路噪声理论和线性度分析 评价一个射频系统的性能优劣时,两个很重要的指标是噪声系数和非线性失真。在本章中,将会以大量的篇幅来论述经典的噪声理论基础。 2.1 噪声理论 低噪声放大器位于接收通道的第一级,它的噪声特性将大大影响整个系统的噪声特性。噪声是低噪声放大器设计中的主要考虑因素,这也是低噪声放大器一词的由来。另外,从总体上来说,CMOS器件的噪声特性比双极型器件(Bipolar)或GaAs器件的噪声特性差,因此,对于CMOS低噪声放大器的设计,噪声性能的优化更是设计的重点和难点。为了进一步优化低噪声放大器的噪声系数,有必要深刻理解各元件的噪声产生机理,并精确的模拟电路中各元件产生的噪声,估计系统的输出端噪声,这对电路的设计也是十分重要的。目前,随着先进的亚微米CMOS工艺应用于射频芯片设计,MOSFET的高频噪声模型显的更为重要,对亚微米MOSFET的高频噪声进行建模也是近年来的一个研究热点,因此本文对RFIC中MOS管的高频噪声模型的并结合本文所采用的工艺进行分析总结。本章的第一节介绍噪声的基础理论;第二节则重点讨论MOSFET的高频噪声。第三章主要论述线性度的基本理论。 2.1.1 噪声的表示方法 噪声是一种随机变量,它来源于射频系统中的各元器件。对于随机过程,不可能用某一确定的时间函数来描述。但是,它却遵循某一确定的统计规律,可以利用其木身的概率分布特点来充分地描述它的特性。一般采用噪声电压或噪声电流的平均值、方差、功率普密度来描述。 有噪系统的噪声性能可用噪声系数的大小来衡量。噪声系数定义为系统输入信噪功率比与输出信噪功率比的比值: (2.1) 噪声系数常用分贝数表示: (2.2) 可以看出,噪声系数表征了信号通过系统后,系统内部噪声造成信噪比恶化的程度。如果系统是无噪的,不管系统的增益多大,输入的信号的噪声都同样被放大,而没有添加任何噪声,因此输入输出的信噪比相等,相应的噪声系数为1。有噪系统的噪声系数均大于1。 2.1.2 本文研究的器件噪声类型 在射频集成电路的设计中使用到的电子器件有电阻、电感、电容、晶体管(包括双极型晶体管和场效应晶体管)等。在这些电子器件中存在的噪声,按照噪声的来源可以分为:热噪声、散射噪声(shot noise)、闪烁噪声、散弹噪声(popcorn noise)等。在本论文研究的范围内主要是考虑电阻的热噪声和MOS管的漏端沟道噪声和栅极耦合噪声。 2.1.2.1 热噪声 图2-1 电阻的热噪声及其等效电路 热噪声是导体中电荷载流子(电子、空穴)无序热运动所产生的噪声。由于几乎没有绝对零度的环境,因而导体中的热噪声无法避免。这种噪声最早是Johnson于1928年由实验观察得到,其后Nyquist又从理论角度进行了定量的分析。计算一个有噪电阻在频带宽度为B的线性网络内的噪声时,可以看作是阻值为R的理想无噪电阻与一有噪声电流源并联,或阻值为R的理想无噪电阻与一个噪声电压源串联,如图2-1所示。根据Nyquist的定义,噪声均方电压或电流的表达式为[2]: (2.3) (2.4) 式中k为波尔兹曼常数,,T为绝对温度,室温下为290K,B为带宽。当负载与信号源内阻匹配时,负载能够得到噪声的最大输出功率。若把电阻R的热噪声作为噪声源,则当此噪声源的负载与它匹配时,它所能输出的最大噪声功率,或者它的额定功率为: (2.5) 由式(2.5)可知,它与电阻本身的大小无关,仅与温度和系统带宽有关。 在集成电路的设计中,各种元器件不可避免的都存在一定的阻抗,因此热噪声是最为普遍存在的一种噪声。 2.1.2.2 MOS噪声模型 图2-2 MOS管的简化噪声模型 晶体管实际上是一个可控的电阻。尤其是MOSFET,在强反型区,表面沟道就是一个电阻,且沟道电流主要是由偏移电流构成。因而可以推断,MOSFET的噪声主要是由沟道电组的热噪声形成。由于栅电容的存在,沟道电阻的分布特性会将沿沟道方向局部产生的热噪声通过局部栅电容耦合到栅极上去。 尽管产生热噪声的源只有沟道电阻,但其分布特性和与栅电容的耦合,使得用少数几个集总元件在MOS模型中表征噪声特性不那么容易。Van der Ziel考虑了沟道的分布特性提出了两个噪声源来表征的模型[1]。一个是接在漏源之间的电流源,记为(下标d指漏极);另一个是接在栅源之间的电流源,记为。其等效电路如图2-2所示。漏端噪声电流的值为 (2.6) 其中,是时的共源输出电导,γ为工艺参数,长沟道器件γ≈2/3,对于短沟器件γ在2~3之间[5]。栅噪声电流的均方值为: (2.7) (2.8) 式中δ为栅噪声系数,约为4/3。由式(2.7)、(2.8)可以知道,栅噪声电流与晶体管的栅源电容和工作频率都是二次方成正比关系。栅噪声电流是通过栅源电容Cgs产生的一种非准静态效应引入得栅噪声,所以式(2.7) 与式(2.6)具有一定的相关性,通常用相关系数“c”来表示。 在有关MOS噪声的讨论中,只需考虑沟道热噪声和栅漏之间的耦合噪声。在研究MOS管的噪声时,可以忽略其它噪声的影响。实际上,MOS晶体管的栅寄生电阻的热噪声、衬底寄生阻抗引入的热噪声以及沟道热噪声通过背栅调剂而引入的衬底噪声,都是不可忽略的,它们对放大器的噪声性能具有很大的影响。图2-3为考虑栅阻噪声和衬底噪声的MOS管噪声模型。 图2-3 考虑栅热噪声和衬底噪声的MOS噪声模型[1] 2.1.3 两端口网络噪声理论 对于一个含有噪声的二端口网络,将噪声用一个和信号源串联的噪声电压源和一个并联的噪声电流源表示,从而将该网络看作无噪声网络。二端口网络由一个导纳为及等效的并联噪声电流源构成的噪声源驱动。见图2-4所示[1,2]。 图2-4 有噪两端口网络和它的等效表示形式 合理假设噪声源和二端口网络的噪声功率不相关,可知噪声系数的表达式为(推导过程可以参考附录A): (2.9) 考虑和之间可能的相关情形,把表示成和两个分量之和。与相关,不相关,设,可得: (2.10) 公式(2.10)包括了三个独立的噪声源,每个都可以看成是一个等效电阻或电导产生的热噪声: (2.11) (2.12) (2.13) 利用上面三式,可以将噪声因子用阻抗和导纳表示为: (2.14) 式中,已将每个导纳分解成电导G和电纳B的和。 由式(2.14)知,一旦一个给定的二端口网络的噪声特性己用它的四个噪声参数(、、和)表示,那么就可以求出使噪声因子达到最小的一般条件。即只要对噪声源导纳求一阶导数并使它为零,必有: (2.15) (2.16) 可见,为了使噪声因子最小,应当使噪声源的电纳等于相关电纳的负值,而噪声源的电导等于公式(2.16)的值。 把公式(2.15)和(2.16)代入到公式(2.14)中,得到最小噪声因子: (2.17) 由式(2.17)可以推导式(2.14)的另一表示方法: (2.18) 上式表明,两端口网络的噪声性能可以由、、和四个噪声参数确定。由于这四个噪声参数容易从简单化的器件模型中计算得到,噪声因子的理论计算就变得简单明了。从式(2.18)可以看出,它表示的是一个恒噪声系数曲线,或者称为恒噪声系数圆。 2.1.4 多级及联网络噪声系数计算 由附录A可以知道,每一个有噪网络都可以由三个参数来描述,即噪声等效温度Te、噪声系数F、额定功率增益Gp。在实际的应用中,都需要使用多个有噪网络来实现一个特定功能的系统,如图2-5所示,是一个多级级联的噪声网络。 图2-5 多级有噪线性网络的级联[2] 设第一级输入噪声的功率为,根据等效噪声温度的定义,第一级的输出噪声功率是: (2.19) 第二级输出噪声功率为: (2.20) 将前两级级联系统的等效噪声温度设为,因而两级输出的噪声功率又可以表示为: (2.21) 其中 (2.22) 由附录C中的推导又可以知道等效噪声温度与噪声系数的关系,即 (2.23) 由式(2.22)和(2.23)可以得到两级级联网络的噪声系数表达式: (2.24) 由此可以推导出,多级级联时的等效噪声温度和噪声系数分别为: (2.25) (2.26) 由以上的分析可以知道,描述一个有噪系统的内部噪声可以用三种方法:等效输入噪声源和、噪声系数、等效噪声温度,三者可以互相换算。但是噪声系数不仅仅与系统内部噪声有关,还与其源端的输入噪声有关,即与信号源内阻和信号源噪声温度有关。多级线性系统级联,系统总的噪声系数与各级噪声系数及增益有关,但主要取决于前级的噪声系数,为降低后级噪声对系统的影响,应加大前级的增益和尽量减小前级电路的噪声系数。 2.2 MOSFET两端口网络噪声参数的理论分析 图2-6 NMOS共源电路 在上一小节中,已经对MOS管的噪声和系统的噪声系数进行了分析。接下来就需要进一步的分析MOS电路的噪声分析。由2.1.2.2 MOS噪声模型这一节可知,MOS晶体管的漏端沟道电流热噪声和栅噪声是主要考虑的噪声源。沟道电流热噪声可以由式(2.6)表示,栅极噪声可以由式(2.7)、(2.8)表示。由于这两种噪声都是源于同一种物理效应(沟道电阻热噪声),它们之间存在一定的相关性,它们之间的相关系数可以定义为: (2.27) c是一个纯虚数,对于长沟道器件,其值为j0.395;对于短沟道器件,它的值介于j0.3到j0.35之间。 将两个噪声源等效到晶体管的输入端(栅极),可以得到等效输入噪声电压为 (2.28) 而等效的输入噪声电流为 (2.29) 等效的输入噪声电压和噪声电流存在一定的相关性,将噪声电流分为两部分,即: (2.30) 其中,噪声电流与噪声电压完全相关,相关系数为;噪声电流与噪声电压完全不相关。由此可以把栅极噪声拆成两项, (2.31) 式中,与完全相关,相关系数为c,与完全不相关。c可以表示为 (2.32) (2.33) 由式(2.28)、(2.29)、(2.30)可知、的相关系数为为: (2.34) 上式中的最后一项分子分母同时乘以 (2.35) 所以 (2.36) 将和代入上式,则 (2.37) (2.38) 为时的漏源导纳。对于长沟道晶体管,;当沟道长度减小时,α降低,因此,α表示了晶体管工作偏离长沟道特性的程度。 由式(2.28)、(2.33)、(2.37)可知 (2.39) (2.40) (2.41) (2.42) 由上述可得,MOS晶体管的两端口网络噪声参数为 (2.43) (2.44) (2.45) 满足以上噪声参数要求的电路结构,可以得到最小的噪声系数, (2.46) 式中 (2.47) 由MOS管的两端口网络噪声参数可知,为了达到最小的噪声因子,要求 (2.48) 而为了达到最大功率传输的条件,要求 (2.49) 由式(2.47)可知,随着CMOS工艺技术的不断发展,晶体管的特征尺寸不断缩小,不断提高。从式(2.46)可以知道,最小噪声也会随着的不断提高而降低。所以,随着工艺的进步,会减小。从式(2.46)也可以知道,系统工作的频率越大,电路的噪声系数将会越大。因此设计一个射频电路,使用越先进的工艺技术,电路的噪声性能将会越好;对于同一种工艺,设计一个频率较低的射频电路比设计一个较高频率的电路噪声特性好。以上的推导中,忽略了MOS的栅极阻抗噪声、衬底噪声及其它噪声。在使用手动计算的分析过程中,上述的噪声模型已经可以接近实际。 2.3 降低噪声系数的一般措施 常用的减小噪声系数的措施如下。 1)选用低噪声器件和元件。 在放大或其他电路中,电子器件的内部噪声起着重要作用。因此,改进电子器件的噪声性能和选用低噪声的电子器件,就可大大降低电路的噪声系数。在电路设计中尽量不使用电阻器件,使用电感或电容来替代电阻在电路中的作用。 2)正确选择晶体管放大级的直流工作点。 晶体管放大级的噪声系数和晶体管的直流工作点有着一定的关系。一般情况下,电路的噪声系数随着偏置电流增大而减小。 3)选择合适的信号源内阻。 第一级放大器或混频器是与信号源相联的。当存在着最佳信号源内阻时,放大器的噪声系数最小。共源电路与共栅电路比较,共源电路的噪声特性好,常用于放大器的第一级。 4)选择合适的工作带宽。 噪声电压都与通带宽度有关。接收机或放大器的宽度增大时,接收机或放大器的各种内部噪声也增大。因此,必须严格选择接收机或放大器的带宽。 5)选用合适的放大电路组态。 单级电路的放大增益一般不能满足设计的需要,因而需要两级级联。共栅电路的隔离度较好,所以,共源共栅电路得到了广泛的应用。 2.4 MOS LNA线性度分析 在设计低噪声放大器中,噪声是设计中首先考虑的一个因素。低噪声放大器作为接收机的第一级,其非线性性能也是放大器一个很重要的指标。在完成低噪声特性的设计后,还必须考虑放大器的线性度和抗干扰能了。常用1dB压缩点和三阶交调点来描述电路的线性度。尽管整个接收机的非线性常常由后面的几级如混频器等所限制,仍然有些应用场合要求低噪放有很高的线性度。在本小节中,将会对共源电路进行分析,得出一般化的结论。 2.4.1 1dB压缩点 MOS管是一个电压控制电流的晶体管,在简化的输入电压与输出电流的特性等效中,漏极电流与源栅电压成二次方正比关系。但是,在实际的使用中,由于MOS管存在着很多其它难以消除、简化的效应,对输出端漏极电流进行傅立叶变换,将会得到一个三次和更高的谐波项。 设放大器的输入端只有一个余弦波信号,在输出端可以得到相应的输出电流,但是电流中含有多次谐波。由于高次谐波的幅度会随着谐波次数的增大而减小,所以只需要考虑到3次谐波项。则可以得到一个输出电流交流表达式 (2.50) 由上式可以知道,输入一个单一频率信号,通过一个非线性的器件,在输出端会产生不仅含有基波频率的频率项,而且还会产生N次谐波项。 当信号的幅度大到器件的高次谐波项不能忽略的时候,由式(2.50)可以得到基波信号电流为 (2.51) 其幅度为 (2.52) 由此可以得到,大信号的平均跨导为: (2.53) 由式(2.53)可以知道,大信号的平均跨导与输入信号幅度有关。由此与可以看到,电路的非线性不仅在于出现了谐波,更重要的是它的基波增益中出现了与输入信号幅度有关的失真项。在一般的情况下,。当输入信号的幅度增大到一定的程度的时候,会减小,这种现象就是增益压缩。在射频电路中,常用1dB压缩点来度量一个放大器的线性度。它的定义就是,为使得电路的增益比线性放大器增益下降1dB所对应的输入信号的幅度或者对应的信号能量。如图2-7所示。 图2-7 低噪声放大器的1dB压缩点示意图 利用1dB压缩点的定义,可以推导出1dB压缩点的数学表达式。 (2.54) 则1dB压缩点的数学形式为 (2.55) 由此可以知道,放大器的线性范围与漏极电流的1阶项和三阶项的比值有关。 2.4.2 三阶输入交调点IIP3 常常使用“三阶截点IP3”来说明三阶互调失真的程度。三阶互调截点IP3定义为三阶互调功率达到和基波功率相等的点,此点所对应的输入功率表示为IIP3,对应的输出功率表示为OIP3。 当输入信号为两个频率信号,并且这两个频率的振幅相等, (2.56) 经过MOS管后,输出的一次频率项为: (2.57) 三次频率组合项为 (2.58) (2.59) 由上述的推导,可以得出三阶交调示意图,如图2-8。 图2-8 三阶交调示意图 由式(2.52)可知没有失真的传输增益为,由式(2.58)可知,三阶互调项的频率幅度为。三阶互调截点IP3被定义为三阶互调功率达到和基波功率相等的点。由此可知,在IP3点处: (2.60) 三阶截点的输入信号幅度为: (2.61) 图2-9 1dB压缩点与三阶交调点的关系 比较式(2.55)和式(2.61)可以知道: (2.62) 由此可知,1dB压缩点的输入电平要比三阶交调点电平约低10dB。 2.4.3 多级级联网络线性度表示方法(起最重要作用的线性级) 图 2-10 两级放大器级联系统 图2-10,是两个放大器级联后的三阶互调示意图。设输入信号为: (2.63) 忽略两级电路的高次谐波项,第一级输出和第二级输出的电压表达式: (2.64) (2.65) 由于放大器具有带通滤波功能,输出第二级输入端的频率项有、、、。并且高次项的幅度远小于一阶项的幅度,则第一级输出的一阶频率项简化为 (2.66) 第一级输出的三阶项幅度为 (2.67) 第二级电路的基波分量为 (2.68) 第二级电路的三阶项为: (2.69) 结合式(2.61),可以推出两级电路级联后的三阶交调点电压为: (2.70) 变换上式可得: (2.71) 级联电路的三阶交调截点输入功率与每一级的关系为: (2.72) 多级级联时,总的三阶交调点为 (2.73) 一般情况下,电路的增益都会大于1。由此可知,整个电路系统的线性度小于各级电路的线性度,而前级电路增益较大时,后级电路会严重影响整个系统的线性度。所以,在电路线性度的设计中,必须提高各级的线性度;线性度与增益是一对矛盾的指标。 2.5 小结 在本章里分析了系统噪声的推导和电路线性度的表示方法。从这些推倒中,可以得出两个很重要的结论: 1) 一个系统的噪声,主要受限于第一级电路的噪声大小,并和其增益有关。因而,低噪声放大器的噪声,是一个射频接收器总体噪声的一个最为重要的组成部分。 2) 电路的线性度,与每一级电路的线性度特性都有关联。但在第一级增益较高的情况下,主要受限于后级电路的线性度。 由这两点结论,可以知道,在设计低噪声放大器的时候,应该主要考虑其噪声特性,在满足一定噪声要求的前提下,再提高电路的线性度。低噪声放大器一般采用两级级联的结构。因此第一级主要考虑噪声特性,第二级主要考虑线性特性。这就为设计一个高线性度的低噪声放大器提供了很重要的理论基础。 第三章 CMOS低噪声放大器的设计理论推导 在这一章中,将会推导低噪声设计方程。低噪声放大器的设计是一个射频接收系统设计的关键部件。主要有四个特点:(1)它位于接收机的最前端,根据多级线性网络级联的噪声系数计算公式,其整机噪声系数基本上取决于前面单元模块的噪声系数。这就要求它的噪声越小越好。(2)为了抑制后面各级噪声对系统噪声的影响,并对接收到的微弱信号进行足够的线性放大,还要求有一定的增益,但为了不使后面的混频器过载,产生非线性失真,它的增益又不宜过大。而且由于受传输路径的影响,信号的强弱又是变化的,在接收信号的同时又可能伴随许多干扰信号混入,因此要求放大器有足够大的线性范围,而且增益最好是可调节的。(3)低噪声放大器一般通过传输线直接和天线或滤波器相连,故放大器的输入端必须和它们有很好的匹配,以达到最大功率传输或最小噪声系数。(4)应具有一定的选频功能,以及抑制带外和镜像频率干扰的能力,因此它一般是频带放大器。 3.1 LNA设计指标 低噪声放大器的主要指标包括:足够低的噪声系数(NF)、足够的线性度范围(IIP3)、合适的增益、输入输出的匹配情况、输入输出间的隔离。对于一个移动设备来说,低电压低功耗也是一个很重要的要求。 3.1.1 噪声系数 噪声系数是低噪声放大器最为关键的指标之一,也是设计中的主要考虑因素。实现低噪声的基本思路是:采用单管单级放大,以减小有源器件引入的噪声;因为电阻有热噪声,所以匹配网络宜用电感负反馈,而不宜用电阻负反馈。整个接收机所允许的噪声系数一般在3dB以下。 3.1.2 增益 增益是反映一个放大器放大能力的指标,低噪声放大器的增益要适中,一般增益在10-20dB之间。 3.1.3 线性度 1dB压缩点、3阶交调点作为线性度是描述一个放大器线性范围和抗干扰能力的指标。其重要性在噪声系数之后,也是一个很重要的指标。 3.1.4 输入输出匹配 在一个无线接收系统中,能接收到的信号都是能量极低的信号。在设计中,为了能更好的实现能量的传递,必须减小能量反射系数。输入输出匹配就是为了实现这样一个目的。在本文将要论述的技术中,输入输出匹配也能更好的实现噪声匹配,这是一个很重要的理论。将会为后面的设计提供最为重要的理论基础。对于S参数更为详尽的认识可以参考附录B。 3.1.5 输入输出隔离 由于低噪声放大器和混频器间一般接有抑制镜像干扰的滤波器,且第一中频的数值较高,本振信号频率位于滤波器通带以外,因此本振信号向天线的泄漏较小。但一般的接收机方案中,本振泄漏则完全取决于低噪声放大器的隔离性能。同时,低噪声放大器的隔离度好,减小了输出负载变化对输入阻抗的影响,从而简化了输入输出端的匹配网络的调试。放大器的稳定性是随着反向传输的减小,即隔离性能的增加而改善的。 3.1.6 电路功耗 移动通信设备中还有一个很重要的指标是低电压和低功耗。降低功耗的根本方法是采用低电源电压、低偏置电流。但伴随的结果是晶体管的跨导减小,从而又引起晶体管及放大器的一系列其他指标的变化。这将会限制低噪声放大器的设计。 3.1.7 稳定性 稳定性也是一个很重要的设计指标。由于晶体管的各级之间存在着寄生电容,在电路中形成一个反馈回路,又由于密勒效应的存在,增加了反馈回路的作用,在一定条件下,将会造成电路的不稳定性。 电路中的各个指标之间都是相互关联的,通常为互为制约的关系。 3.2 CMOS LNA拓扑结构分析 3.2.1 基本结构及比较 低噪声放大器电路结构较多,常用的电路结构如图2-10所示。 图3-1 常用的LNA电路结构 各种电路都有自己的特点,共源电路噪声特性好,共栅电路的输入匹配好。在设计的过程中,需要考虑到多种电路结构的不同特点,来设计一个满足要求的低噪声放大器。 由于低噪声放大器的前一级通常是天线或者带通滤波器,为了达到最大传输功率,放大器的输入级应表现为50Ω的负载特性。而MOSFET的输入阻抗是容性的,为了实现低噪声放大器和源极阻抗匹配,使LNA对外部电路表现为一个己知的电阻性阻抗,一般采用图3-1所示的四种拓扑结构。图3-1 (a)中,晶体管采用共源结构,输入阻抗很大,并联所需的电阻即可实现匹配。由于电阻的热噪声的影响,这种方式加大了放大器的噪声。图3-1 (b)中晶体管采用共栅结构输入阻抗为,数值较小。改变偏置电压即可改变跨导,达到50Ω匹配。图3-1(c)采用电阻串并联反馈控制输入阻抗,达到阻抗匹配。这种电路为了实现较好的噪声特性,将会消耗很高的功耗,而且,电路中使用了多个电阻,不适合应用于集成电路的设计。3-1(d)采用了源极电感负反馈,与晶体管的输入电容等谐振后实现匹配,这种电路结构常用于窄带放大,与其他方式相比,它能获得较好的噪声特性。 3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 在射频电路中,应用最多的一个电路结构是共源共栅(cascode)级联结构[5,6]。如图3-2 所示。在分析图3-2的噪声特性时,主要考虑的是第一级的噪声系数。图 3-3是图3-2第一级电路对应的小信号噪声模型。从第2.2节 “MOSFET两端口网络噪声参数的理论分析”中可以得到图3-3的几个噪声参数。 图3-2 经典cascode电路结构 图3-3 等效噪声模型 (3.1) (3.2) (3.3) (3.4) (3.5) 应该注意到的是,图3-2中,能量最大传输时信号源的匹配阻抗为:,这与式(3.4)不可能同时满足。当满足了噪声匹配时,能量传输不能得到最佳化;当满足了能量传输匹配时,噪声又达不到最小化。这两种设计方案是存在矛盾关系的。在这种矛盾下,一般采用平衡法来实现要求,即两个参数都不达到最优化,取其中的一个点,在一定的范围内实现设计要求。在传统的设计方法中,就形成了两种设计方法:按照增益要求设计放大器和按照噪声系数设计放大器。为了实现噪声匹配和能量传输同时匹配的设计要求,在本文中,使用了一种名为噪声、输入同时匹配(SNIM)的设计技术。该技术所用到的电路结构如图3-4所示。其第一级电路的等效噪声模型为图3-5。 图3-4 源级反馈电路 图3-5 噪声模型 从图中3-5中可以看到,这里所使用来的技术与图3-3所示的电路结构有很大相似。在图3-5中,加入了一个源极负反馈电感。这个电感带来的作用,主要是提供一个50Ω输入匹配电阻。在传统的输入匹配中,常常使用电感并联来实现输入匹配,但是这种技术会在很大程度上增加电路系统噪声系数。本文为了实现低噪声的理论研究,提出了一种,不使用电阻元件,使用电感元件利用源极电流实现50Ω匹配。 图3-5的噪声推导可以参考第2.2节 “MOSFET两端口网络噪声参数的理论分析”。附录C中列出了详细的噪声推导过程,由于与第2.2节存在很大的相关性,在这里就不再重复了。 由附录C的推导可知图3-5的噪声系数为 (3.6) (3.7) (3.8) (3.9) 图3-3的最佳噪声匹配输入阻抗为,图3-5中,MOS管的源极加入了一个电感。从外部看,此时的噪声最佳匹配阻抗为式(3.8)。式(3.6)到式(3.9)是共源共栅电路的噪声参数,与没有源极反馈的电路相对比,的虚部得到了改善,可以表示为: (3.10) 对图3-5进行输入阻抗分析,可以知道低噪声放大器的第一级的输入阻抗可以为: (3.11) 其中 (3.12) 从式(3.11)可以看到,图3-5的输入阻抗含有一个实部。通过调节MOS晶体管的静态工作点,改变源栅电压,即可以改变特征频率,从而实现输入阻抗的50Ω匹配。由此可见,源极电感Ls在电路中提供了一个50Ω的匹配电阻。如果式(3.11)中的前两项处于谐振状态,则输入阻抗就变成了一个只含阻性的输入阻抗,这样就能很好的实现能量的最大化传输。从式(2.11)中还可以看到,源极电感Ls缩小了最佳噪声匹配和最优化能量传输匹配的距离。而实际上,通过下面的理论分析,本文所引用的技术,能够同时实现噪声和输入同时匹配,也就是SNIM技术。 结合式(3.8)和式(3.10),可以把式表示为: (3.13) 比较式(3.13)和式(3.8)、(3.10)可以知道, (3.14) (3.15) 式(3.13)中含有m参数,对于长沟道器件来说,m的经验参数约为0.6。而随着工艺的不断发展,工艺参数δ、μ、α、γ和相关系数c都会有所变化,在特征尺寸小于0.25um的工艺中,m的值可以很好的接近于1。在本设计中,使用的是Csm025rf工艺库,通过试验仿真,说明了这个理论是正确的。式(3.14)是最优化噪声匹配时,输入阻抗的实部。从这个表达式可以看到,这个阻抗与放大器的工作频率和输入级晶体管的大小有关。对于同一个工艺库,式(3.14)中的工艺参数是不会变化的,并且一个系统的工作频率也是一个不能改变的恒量之一。这样,就可以确定,最佳的噪声输入阻抗大小只与电路使用的晶体管大小有关,并成反比关系。 为了满足输入和噪声同时匹配的设计要求,可以得到一般的数学表达式: (3.16) 结合式(3.8)到(3.16),可以得到输入阻抗的实部、虚部的匹配方程: (3.17) (3.18) (3.19) (3.20) 通过上述的描述,随着工艺技术的发展,式(3.18)和式(3.20)近似度越来越高。电路的输入阻抗由源极电感Ls确定和静态工作点共同决定。 (3.21) 调节Ls和Vgs即可实现输入匹配。调节式(3.14)中的Cgs或者说调节MOS管的宽度W即可实现噪声匹配。通过调节这三个参数,式(3.17)和式(3.19)都成立时,就可以实现SNIM技术。 这样就可以得出一个很重要的结论:使用图3-4的电路结构,通过调节电路参数Ls、Vgs和W,一个系统的最佳能量传输阻抗匹配和最优化的噪声阻抗匹配可以同时实现。实现了SNIM技术,但是还是存在三个很重要、现实的问题: 第1, 电路的最小噪声问题。电路实现最优化的噪声匹配,只能说明噪声系数NF接近于Fmin,并不代表电路的噪声最低。 第2, 电路的功耗问题。通常情况下,为了提高电路的指标,都会选择牺牲电路的功耗。如果电路的功耗太大,这将影响到电路的实际使用,即使电路的其它指标很好,也是失去了应用的价值。 第3, 参数的设计问题。电路得到了理论上的推导,但在实际的应用中,这些参数该如何设计呢。 对于这两个问题的回答会在下面的推导中,详细介绍。 3.2.3 共源共栅电路结构(cascode) 图3-4是一个得到了广泛应用的电路结构。上一小节对共源共栅的第一级(共源级)进行了噪声和输入匹配理论上的推导。在这一小节中将会对共源共栅电路进行结构分析。 图3-6 共源共栅小信号模型 在本文使用来的电路结构中,使用的应该是共源共栅源极负反馈电路结构。电感源极负反馈结构的设计目标是实现输入匹配和低噪声系数,所以一般情况下不能提供LNA所需的足够的增益。此外,由于MOSFET 的栅漏寄生电Cgd的存在,会在MOSFET的输入与输出端引起负反馈,即产生密勒(Miller)效应。一方面会恶化LNA的性能;另一方面会使系统不稳定。解决方法是采用两级结构,即在第一级用源极负反馈的基础上,必须再加上第二级实现增益指标和抑制第一级的栅漏寄生电容Cgd。共栅结构在提供足够大增益的同时,可以抑制第一级的栅漏间寄生电容,做到输入与输出端的很好隔离。这样,不仅实现了增益指标,还提高了稳定性,而且还增强了噪声性能。共栅极的良好隔离性,使得在设计放大器时,可以认为射频输入端和射频输出端互不影响,从而使得输入端和输出端可以分别单独进行设计。这也是本文选择cascode结构的原因之一。 应用在差分结构中的共源共栅电路,可以得到与单端低噪声放大器电路同样的性能,但要消耗2倍的功耗和面积。但因其对共模信号和衬底耦合的抑制能力得以补偿。另外,在本文所讨论的电路结构中,单端低噪声放大器的性能对源极简并电感Ls的电感量变化很敏感。在单片集成的电路模块中,衬底耦合也变得很严重,单端放大器对衬底耦合没有抑制能力,衬底耦合会极大地影响低噪声放大器的性能。 图3-7 cascode差分电路结构 为了消除Ls变化对放大器性能的影响。可以次用差分结构,如图3-7所示。两个源简并电感量的连接点形成一个虚地点,避免了源极电感Ls变化的影响。而且由于差分放大器自身固有的对共模噪声的抑制能力,这种放大器可以很好的抑制衬底噪声耦合干扰。但在同样的晶体管尺寸和偏置电压下,差分电路的版图面积是单端电路的两倍,功耗也是单端放大器的两倍,噪声系数和增益则保持不变。另外,由于放大器的输入一般是一个单端信号,因此还需要一个射频非平衡—平衡阻抗变换器来实现单端信号转为差分信号,非平衡—平衡阻抗变换器很难集成,而且增大了电路的功耗,增加了电路的噪声系数,减小了电路的增益。 在本文中,将会设计一个可以更好选择参数的差分电路,和一个高线性度低噪声系数的单端低噪声放大器。 3.2.4 功率限制的单端分析——获得最佳的宽长比 经过了上述的分析,可以知道SNIM技术的可行性。下面就要进行电路参数的设计了。在本文提出的设计理论中使用到的工艺参数为δ=4/3、γ=2.7;使用的工艺库MOS器件的栅噪声与沟道噪声的相关系数为c=j0.4;沟道载流子漂移率uo=0.04387662;栅极氧化层厚度tox=4.08e-09。一般的MOS漏极电流的表达式,是一个二次方的关系式。但是,由于短沟道效应的存在,在分析电路的噪声特性的时候,必须考虑到MOS的短沟效应。因而必须知道沟道载流子的饱和电流Vsat,在CSM025rf工艺库中,Vsat=8.4292200e+04。 为了找出最佳的MOS管宽度,这就需要利用Matlab工具,对MOS管的宽度进行扫描仿真。假定“W”为由晶体管的宽度。由上述已知的参数可知 (3.22) 沟道载流子速度下降到低场强时迁移率的一半时的横向电场为: (3.23) 栅源电容为: (3.24) 设电路的匹配电阻为Rs,则输入端的品质因素可以表示为: (3.25) 最佳噪声匹配的输入阻抗为: (3.26) 考虑了短沟效应的漏端电流为: (3.27) 在功率限制的情况下,可以得出功耗不变时偏置电压与W的关系: (3.28) 晶体管的跨导为: (3.29) 系统的噪声特性参数Rn为: (3.30) 最小噪声的表达式为: (3.31) 电路的噪声系数为: (3.32) 由式(3.22)到式(3.32)可以编写Matlab程序,从仿真的结果中得到最优化的宽度。图3-8、图3-9是从仿真中得到的图线。每条曲线都代表着不同的功耗,噪声系数随着输入品质因素(或者说随着MOS晶体管宽度)变化而变化的特性。图中,所处高度越高的曲线表示功耗越低。 图3-8 噪声系数随着品质因素Qin的变化 图3-9 噪声系数随着MOS管宽度的变化 从上面的两个仿真图中可以知道,当输入品质因素Qin在5左右,噪声系数达到最小。品质因素Qin≈5时,W≈270um。当晶体管的宽长比不变的情况下,随着功耗的提高,噪声系数会不断地降低。 从本小节仿真结果所得到的结论,是为了优化电路的噪声特性的。这也是为了符合(3.14)的要求,实现噪声匹配。这一仿真结果是下文设计低噪声放大器的基础。 3.3 其它改进型电路比较 低噪声放大器的设计,可以使用不同的电路结构,而最为经典的是共源共栅结构。在这个结构中,又衍生了很多种结构。这一小节将会简单比较各种优化的电路结构。 图3-10是一个增加了栅源电容的共源共栅电路。这个电容的加入不仅提高了电路设计的灵活性,方便了无源器件的取值。插入Cex后,电路的带宽也得到了提高。但是电路的噪声特性有所下降。 图3-10 增大栅源电容以提高带宽[6,7] 共源共栅电路都有一个相同的最小噪声的表达式: (3.33) 式中与栅源电容有关,当栅极电容增大而偏置电压保持不变的情况下,电路的噪声会有所增加。 图3-11 加入交叉耦合电容减小噪声,提高线性度[6] 图3-11 是一个应用了交叉耦合电容的全差分电路结构。在这个电路中,使用了一个交叉耦合结构,这个结构,可以提高第二级电路的线性度。由于使用了反馈,电路存在一个很严重的问题,其增益很低,还可能造成电路不稳定。 图3-12 单端输入双端输出差分[8] 图3-12,实现了单端输入双端输出的功能,可以为下一级电路——混合器提供一个差分输入信号。但是电路中,使用了两个电阻,并且有一个为大电阻,增大了电路的噪声。 图3-13 高线性度差分结构[9] 图3-13所示的两个电路都是为了提高电路的线性度而设计的。这个电路可以实现很高的线性度,但是电路的中使用了双差分,电路的功耗将变为单端电路4倍,而且版图面积也会增加到4倍。 3.4 偏置电路的设计 很多情况下,射频电路的性能都与晶体管的跨到有关,保持一个很定的跨导对维持这些电路的高性能来说是很重要的,因此恒跨导源是很重要的偏置电路[10]。 图3-14 恒跨导源 图3-14 是一个恒跨导电流源,可以提供一个与电压无关的偏置电流。电流镜M3、M4迫使Iin=Iout,图3-14中M1管的栅源电压等于M2的栅源电压与电阻Rs压降之和,利用沟道晶体管的平方律I-V方程,可得, (3.34) 忽略晶体管的衬底调制效应 (3.35) 图3-14的输出电流为 (3.36) 由此可见,电路的输出电流与电源电压无关,仅与电阻Rs和M1、M2管的尺寸比有关。 3.5 cascode设计结论 通过本章的理论分析,确定了噪声匹配与输入匹配同时完成的可能性。在建立了模型后,推导出了本文的电路结构技术的表达式。从所得到的表达式出发,仿真得到了一个设计低噪声放大器最为重要的一个参数,晶体管的宽度W≈270um。仅仅得到这样一个参数是远远不够的,低噪声放大器的另一个重要参数是线性度。在下面的一章里,将会提出一种实现高线性度的设计方案。 第四章 2.4GHz 低电压高线性度的LNA电路设计 在本章节中,将会设计一个单端电路和一个差分电路。为了在满足低噪声的前提下,实现高线性度,本章将会提出一个技术来提高电路的线性特性。在这里必须提出一个很重要的概念,在射频电路的设计中,低噪声放大器(或者是其他前级电路)的电压增益是不能太高的射频放大器的增益一般在10dB到20dB之间。10dB增益相当于将信号放大3.16倍,20dB相当于将信号放大10倍。如果低噪声放大器放大倍数过大,其输出信号太大,下一级混频器就会出现严重的失真问题;如果低噪声放大器的线性度过小,输入信号过大,低噪声放大器就会输出一个失真的信号。当一个射频信号较小时,就要求低噪声放大有一个很好的噪声特性,当射频信号较大时,就要求低噪声放大器有一个较好的线性度。如果接收机所处的环境的信号强度在不同的时间或者不同的地点相差一个较大的量,则需要一个可控增益的低噪声放大器。可控增益低噪声放大器不在本文的研究范围内,因此不作详细论述。 在本章节中将会设计一个参数设计灵活的低噪声差分电路,和一个高线性度的单端低噪声放大器。 4.1 工艺库的元器件 在集成电路的设计中,特别是射频电路的设计中,电路中使用的元器件都是有很多特定的要求的。在射频晶体管中,只能使用几种规格的MOS管,不同的晶体管有不同的特性,都会影响到电路设计的噪声特性。并且晶体管的尺寸也不是连续的,因而实现最小噪声的晶体管宽度只能使用接近理论计算得到的尺寸。电路中使用的电感和电容,占用大量的版图面积,在设计的过程中应该尽量避免电感电容的使用。在设计的过程中,问题最大的是电感值的确定,因为每两种规格的电感值都相差一个比较大的量,为了满足设计要求,在某些情况下,就不得不改变晶体管的尺寸来实现其他的设计要求。 4.2 差分cascode电路 4.2.1 差分电路的设计 在射频集成电路的设计中,只能选择额定参数的元器件,这为电路的设计带来了很多不必要的麻烦。因此使用了一种差分电路来解决这个问题。如图4-1。 图4-1 共源级电路交叉结构 为了分析这个电路在器件参数选择上带来的好处,将图4-1简化为图4-2。 图4-2 共源级电路交叉结构图 设M1、M2管的参数相同,M3、M4管的参数相同;M1、M2的跨导为,M3、M4的跨导为;M1、M2的栅源电容为,M3、M4的栅源电容为。则差分电路的输入阻抗可以表示为: (4.1) 在调节参数的过程中,为了实现噪声和输入同时匹配,输入阻抗的实部必须为信号源内阻(50Ω)。由上式可知,阻抗实部由上式最后一项提供。为了实现系统的最小噪声,主放大管M1、M2的宽长比不能改变,当源极电感只能取到某一个值时,而且偏离理想值不是很大时,可以通过调节M3、M4的宽长比来实现输入阻抗实部的匹配。然后再调节Lg以达到最佳匹配。 这种电路结构的噪声比传统电路结构稍大,但其它指标都没有恶化。本节使用的电路结构,如图4-3。 图4-3 本文使用的差分结构 4.2.2 差分电路的电路级仿真 使用Cadence Spectre RF工具仿真结果如下。 图4-4 差分电路S参数仿真 图4-5 噪声仿真结果图 图4-6 1dB压缩点 图4-7 三阶交调点IIP3 图4-4的S11达到-27.7dB,说明电路具有很好的输入匹配,而输出匹配不是很理想,只有-15.8dB。该电路的增益由S21给出,增益较高,达到17.17dB。在输入端得到很好的匹配时,图4-5的噪声曲线说明了在2.4GHz附近,系统噪声接近最低噪声,这说明了在引入两个辅助管后,差分电路仍然可以实现SNIM(噪声匹配和输入匹配同时实现)技术。差分电路没有经过线性度的优化,所以保持在一个较低的值,1dB压缩点为-18.99dBm,三阶交调输入点为-8.68dBm。该电路的工作电压为1.8V,消耗的功率为11.23mW。 4.3 单端cascode电路 4.3.1 单端电路的设计 本文使用了三种设计技术,一是输入和噪声同时匹配的设计技术,这一在上述的章节中提出来并得到了理论的计算。在这将会介绍第二种技术和第三种技术,即低电压设计和高线性度的设计。 共源共栅电路结构是一个得到了广泛应用的电路结构。使用CSM025RF工艺库,其特征尺寸为0.25um,使用图3-2或图3-4的经典共源共栅结构是很难满足低电压设计的要求。在本文的题目要求中,电源电压的要求是不大于2.5V。而在这,将会使用一种电路,这种电路可以大大地降低电源电压。本文所提出的电路结构如图4-8所示。该电路中使用了1V的电源电压。 图4-8 本文使用的低电压共源共栅电路结构 由图4-8可知,M1、M2管的源漏分别通过电感接入地和电源电压,可以保证两个晶体管都能工作在饱和区。经典的共源共栅电路为了保证电路中的晶体管都能工作在饱和区,电路的电源电压一般都要设置在一个比较高的值,这将会增加电路的功耗,随着工艺技术和数字芯片的不断发展,要求电路工作在一个很低的电压之下。传统的共源共栅电路将不能满足这样的设计要求。而且在同一个系统电路中使用双电源,增加了电路的设计规模、设计难度,也增加了成本。本文使用的电路结构,将会在很大程度上降低电路的工作电压。在本设计中使用的电源电压为1V。 为了实现高线性度设计,通常需要改变电路的结构。但是从三阶交调或者1dB压缩点的表达式,即式(2.55)和式(2.61)可以看到线性度和有关。如果能够提高这个比值,线性度将会得到提高。通过实验证明了偏置电压的不同,输出端电流的频率特性也不一样。在这里是一阶频率项(2.4GHz),是三阶频率项(7.2GHz)。图4-9所示是一个用于仿真NMOS最佳偏置电压的仿真电路图,这个电路图是图4-8一部分,唯一不同的是在输入端扫描了输入偏置电压,在输出端进行了频率分析。 图4-9 NMOS线性度验证实验电路截图 图4-10 NMOS线性度验证实验仿真曲线 图4-10 中,“powin”是输入端的偏置电压,它的扫描范围为0.4V~1V。第一条曲线为输出端电压的一阶频率项,第二条曲线为三阶频率项,第三条曲线为。从图4-10中,可以知道,在偏置电压为565mV时,的比值最大。 图4-11是一个用于仿真PMOS最佳偏置电压的仿真电路图。图4-12为仿真曲线。 图4-11 PNMOS线性度验证实验电路截图 图4-12 PMOS线性度验证实验仿真曲线 从图4-12中,VDC是偏置电压,当VDC=0.93V时PMOS的线性度最优化。为了简化电路结构,PMOS的偏置电压取-1V。 从图4-10和图4-12可以知道,NMOS的偏置电压在550mV到600mV的范围内,仍然保持在一个很高的值。在设计的过程中令PMOS偏置电压为-1V,对NMOS偏置电压为550mV、580mV和600mV各个电路参数进行了仿真。得出的结果表明,在偏置电压为550mV时,电路的线性度得到了很大的提高,可是由于偏置电压过低,第一级放大电路的跨导过小,造成电路的总体增益较低。这三组的仿真参数如表4-2所示。 表4-1 550mV、580mV、600mV 的电路仿真结果 参数 550mV 580mV 600mV S11(dB) -22.74 -21.73 -26.73 S12(dB) -30.01 -30.62 -31.21 S22(dB) -15.68 -23.45 -24.57 S21、Gain(dB) 11.31 14.27 14.78 NF(dB) 1.686 1.303 1.232 Fmin(dB) 1.643 1.215 1.129 1dB(dBm) -8.243 -12.87 -14.17 IIP3(dBm) 0.598 0.586 -2.83 工作电压(V) 1 1 1 功耗(mW) 7.732 8.143 8.47 4.3.2 单端电路的电路级仿真 通过上述的实验,可以知道,在本文使用来的技术中,增益和线性度成为了最主要的矛盾。为了平衡噪声、增益、线性度,最后选择了NMOS偏置电压为580mV和PMOS管偏置电压为-1V的电路参数。仿真结果如图4-13到4-16。 图4-13 单端电路S参数仿真 电路的性能仿真是在Cadence环境下应用SpectreRF仿真器得到的。低噪声放大器的输入输出匹配情况、电路增益、电路隔离度都可以由S参数仿真得到。如图4-13。从S21的曲线图还可以知道,本设计的电路的带宽较高,3dB带宽约为300M;在2.4GHz的频率附近功率增益达到最高,达到14.27dB(约5.17倍);输入输出在2.4GHz处得到很好的匹配,分别为-21.73dB和-23.45dB;隔离度为-30.62dB。 图4-14 单端电路Fmin和NF 图4-14是电路的噪声仿真结果图,由仿真图可以知道,电路的最小噪声是随着电路的工作频率的增加而提高的,这就说明了设计一个频率越高的射频电路难度越高。从电路的噪声曲线可以知道,在本文研究的2.4GHz频率点处,电路的噪声达到最低,噪声达到最低的频率点又是输入匹配到最好的点,这就说明了本文的电路结构实现了噪声和输入同时匹配的技术要求。系统的噪声系数为1.303dB,比最小噪声大不到0.1dB。 图4-15 单端电路1dB压缩点(-12.8dBm即输入电压约为±71mV) 图4-16 单端电路三阶交调点(0.586dBm即输入电压为±338mV) 从图4-15和图4-16可以看到,电路的1dB压缩点达到了-12.8dBm,比普通的应用技术-20dBm高约7dBm。这大大提高了电路的线性度。虽然1dBm压缩点比偏置电压为550mV时低4dBm。但是这个电路参数的三阶交调点为0.586dBm,仅比550mV偏置电压电路的0.598dBm小不到0.1dBm。最后选定的电路的噪声和增益都比550mV偏置电压下的电路好。(在50Ω匹配下,0dBm的输入电压范围约为±316mV,-13dBm的输入电压范围约为±70.8mV,-40dBm的输入电压范围约为±3.16mV。) 4.3.3 单端电路的版图设计、提取及后模拟 在RF IC的设计中,版图的设计是十分重要的。LNA的版图设计,要从减小寄生、隔离干扰等方面进行。在射频电路中,电感占用了很大部分的电路面积,因此为了减小芯片面积,在版图的设计中,需要合理的放置电感的位置和方向。版图的设计必须满足工艺库的设计规则要求,需要进行DRC,即设计规则检查。设计规则没有错误后即可进行版图提取和LVS(即电路图、版图一致性检查)。LVS通过后,就可以进行电路的后模拟仿真。本文的单端电路的版图截图如图4-17。 图4-17 单端电路的版图截图 从图4-17可以看到,电感占据了整个芯片的大部分面积。为了减小电路的版图面积,在模拟电路设计中,应该尽量减小电路中电感的使用个数。这是和数字电路的减小版图面积一个很重要的区别。 图4-18 版图提取截图 对图4-17 的版图进行版图提取,就可以得到图4-18的结果。版图面积约为400um*500um。 前面的电路级仿真、版图设计、DRC、版图提取都是为最后的后模拟作准备的。后模拟更能反映我们所设计的芯片接近现实的特性曲线。图4-19是本文的单端电路的后模拟仿真电路图。 图4-19 后模拟仿真电路图 图4-20 后模拟S参数结果图 比较图4-20和图4-13,可以看出电路级仿真和后模拟的仿真结果有所区别,但是相差不大。参数的恶化小于0.5dB。后模拟电路仍然保持了很高的增益和良好的匹配。 图4-21 后模拟噪声仿真图 图4-22 后模拟1dB压缩点 4-23 后模拟三阶交调点 从图4-21到图4-23,可以知道,电路的特性比电路级仿真结果都有变化,但是变化不大,都能满足设计的要求。 4.4 电路级仿真和后模拟仿真总结 表4-2 电路仿真与后模拟的仿真结果比较 参数 电路级仿真 后模拟仿真 S11(dB) -21.73 -20.65 S12(dB) -30.62 -30.27 S22(dB) -23.45 -24 S21、Gain(dB) 14.27 14 NF(dB) 1.303 1.325 Fmin(dB) 1.215 1.244 1dB(dBm) -12.87 -13.3 IIP3(dBm) 0.586 -0.79 从表4-2 的结果比较可以得到一个更符合现实的仿真结果。在仿真结果中,后模拟的各项指标都有了小量的下降,这是正确的。通过版图设计,最后的电路中会引入了很多寄生参数,在电路级的设计中是无法预测的。从后模拟的仿真结果可以知道,电路的指标仍然很高,满足设计要求。 4.5 与其它电路的比较 表4-3 各种电路的参数比较 参数 本文研究(单端) 文献[6] 文献[10] 文献[11] 中心频率 2.36GHz 2.2GHz 2.47GHz 2.45GHz S11(dB) -20.65 -13 -10.62 -14.2 S12(dB) -30.27 -30 -27.3 NA S22(dB) -24 NA -9.6 NA S21、Gain(dB) 14 8.4 18.9 15.1 NF(dB) 1.325 1.92 2.0 2.88 IIP3(dBm) -0.79 -2.55 2.42 2.2 工作电压(V) 1 1.8 1.5 3 功耗(mW) 8.1 16.2(差分) 6.45 24.3 工艺技术 CMOS0.25um CMOS0.35um CMOS0.18um CMOS0.25um 从表4-3 可以发现,本文设计的电路,在噪声、线性度、增益、匹配情况、电路功耗上都有优势。电路的各项指标都有一定的矛盾性,在本文使用的电路结构中,电路的线性度和增益成为了设计的最要矛盾。本文的电路电源电压低,是使用了折叠式的共源共栅电路结构的缘故。匹配情况、噪声特性比表4-3中列出的文献都要好,一方面是牺牲了部分的线性度,另一方面是对电路参数进行了多次的调节。在电路的设计过程中将理论推导和实际应用相结合,最终得到了一个低噪声、高线性度的电路。与其他文献中设计的低噪声放大器相比,本文设计的电路,工作电压、功耗和噪声都很低,这是本设计的特点;线性度略低于文献[6][10][11]。另外,在本文中,噪声匹配和输入匹配都做得很好,说明了在本设计中SNIM技术得到了很好的利用。电路的中心频率偏移了40MHz,偏移量较小。 本文能实现这么高的指标参数,一方面通过了大量的噪声理论研究推导得出的设计方法,和不断地调节电路参数得到的;另一方面是由于设计条件的制约,本设计的低噪声放大器不能经过流片,电路的参数都是从仿真工具中得到的,这样的仿真结果会比实际的电路略高。 结束语 本文主要是研究在功耗限制和低电压条件下低噪声放大器获得高线性度、低噪声的方法。通过理论计算和实验仿真,得到了实现该设计要求的方法。在本文中主要使用了三个设计理论。首先依据射频IC的设计理论,进行了版图元器件的小信号模型、噪声模型分析。从分析的结果中推出了一个能够实现噪声、输入同时匹配的电路结构,得到了实现低噪声设计的理论基础。第二,为了实现低电压的设计要求又使用了一种折叠式的设计方案,大大的降低了电路的工作电压。第三,从线性度的表示方法中,又得出了提高线性度的设计方案。另外,为了提高射频电路参数设计的灵活性,从而提出了在共源端增加两个辅助管来提高灵活性。 在本文论述的设计中,使用了CSM025RF工艺库模型。设计了两个工作在2.4GHz的低噪声放大器。其中单端低噪声放大器实现了低电压、低功耗、低噪声、高线性度的设计。放大器工作在1V,功耗为8.143mW,噪声系数NF=1.303,增益为14.27dB,三阶交调点为0.586dBm。 本文所做的理论研究应用到实际的电路结构中,需要经过不断的尝试。通过反复地调节电路参数,得出了一个和理论结果相近的仿真结果。从最后的单端电路中可以看到,本文所使用的电路结构在宏观上没有变化,但是在已经应用了3种设计理论。首先是加入了源极电感,这就是输入、噪声同时匹配技术;其次是使用了折叠结构,降低电源电压;最后是找到一个合理的偏置电压,实现高线性度。 在一般情况下,提高电路的静态工作点能够提高电路的线性度。而在本文提出的第三种技术中,在一定的范围内,一个低的静态工作点可以实现线性度的最优化。 在本文的研究中只对射频接受端低噪声放大器进行了噪声和线性度的分析和实现。没有充分考虑电路其它指标的设计,如增益设计。在本设计中使用的电感占用了很大部分的版图面积,本文也没有讨论过如何减少电感个数和减小电感量值。这是本文的不足。 致 谢 本论文的完成首先要感谢我的导师徐跃老师。感谢徐老师在毕业设计期间的悉心教导。无论是在电路的理论研究阶段,还是电路的参数设计阶段,我所遇到的问题,都得到徐老师的解答。徐老师对待学生平易近人,和蔼慈祥。在工作上得到他的一贯支持、鼓励与信任。 感谢学校为我们提供一个实验的场所,感谢实验室老师为我们管理实验室。 感谢李锐老师为我解答仿真工具出现的问题。 最后,我要感谢我的父母,感谢他们的支持,感谢他们给我上学的机会。 参考文献 [1] 池保勇.CMOS射频集成电路分析与设计[M].北京:清华大学出版社,2006:2-246. [2] 陈邦媛.射频通信电路[M].北京:高等教育出版社,2003年:56-193. [3] Behzad Razavi. CMOS technology characterization for analog and RF design [J].IEEE, 1999,34(3). [4] Snezana Jenei, Bart K. J. C. Nauwelaers, and Stefaan Decoutere. Physics-Based Closed Form Inductance Expression for Compact Modeling of Integrated Spiral Inductors [J] .IEEE,2002,37(1):77-80. [5] Leonid Belostotski, James W.Haslett. Noise figure Optimization of inductively Degeneated CMOS LNAs with integrated gate inductors [J].IEEE,2006,53(7). [6] Xiaohua Fan, Heng Zhang, Edgar Sánchez-Sinencio. A Noise Reduction and Linearity Improvement Technique for a Differential Cascode LNA [J].IEEE,2008,43(3). [7] Trung-Kien Nguyen, Chung-Hwan Kim, Gook-Ju Ihm, Moon-Su Yang, and Sang-Gug Lee. CMOS Low-Noise Amplifier Design Optimization Techniques [J].IEEE,2004,52(5). [8] Jarkko Jussila, Pete Sivonen.A 1.2-V Highly Linear Balanced Noise-Cancelling LNA in 0.13-um CMOS [J].IEEE,2008,43(3). [9] Yongwang Ding, Ramesh Harjani.A +18dBm IIP3 LNA in 0.35μm CMOS [J].IEEE,2001. [10] Shaikh K.Alam,Joanme DeGroat. A 1.5V 2.4GHz Differential CMOS Low Noise Amplifier for Bluetooth and Wireless LNA Applications [J].IEEE,2006. [11] X. Li, T. Brogan, M. Esposito, B. Myers, and K. K. O, A comparison of CMOS and SiGe LNA’s and mixers for wireless LAN application [J]. IEEE Custom Integrated Circuits Conf. (CICC), 2001,pp. 531–534. 附录A 二端口网络的噪声理论补充 关于式(2.9)的推导。将图2-4(b)图通过诺顿定理转换为图A-1。 图A-1 通过诺顿定理转换的等效图 从图中可以知道输出的噪声功率可以表示为: (A.1) 输入噪声在输出端的噪声功率为 (A.2) 则电路的噪声系数为: (A.3) 对于一个噪声系统,常常使用噪声系数来描述一个系统的噪声特性。除了噪声系数外,也常用等效噪声温度来衡量系统内部的噪声大小。对于任何一个线性网络,网络中的噪声是白噪声,则可以用处于网络输入端、温度为Te的电阻所产生的热噪声源来替代,从而把网络看作是无噪网络。Te被称为该网络的等效噪声温度。如图A-2所示。 图A-2 等效噪声等效温度 图中,源内阻为Rs,与放大器输入阻抗匹配,其对应的噪声温度Ta=0,因此网络外部输入噪声Ni=0。放大器的功率增益为Gp,带宽为B,由放大器本身产生的输出噪声功率为N。由于温度为Te的电阻地额定热噪声功率是,根据等效噪声温度的定义,热噪声功率经过放大器传输后为N,且。由此可以知道,等效噪声温度与系统参数的关系式为 (A.4) 等效噪声与引用的电阻无关。引入等效噪声温度来描述系统噪声的好处在于,可以把系统内部噪声看作信号源内阻在温度Te所产生的热噪声功率。在系统输入端加入一个有噪系统时,电路的输入噪声可以等效为: (A.5) 系统在输出端的噪声功率为: (A.6) 根据噪声系数的定义,有: (A.7) 又可以知道: (A.8) 附录B S参数与反射系数 B.1 双端口网络S参数 S参数是用来描述一个网络特性的端口参数,射频和微波电路中通常使用S参数来描述一个电路的特性。S参数也叫散射参数,S参数是基于入射波和反射波之间的参数。S参数在射频段很容易测量,特别适合微波电路的系统设计。 一个低噪声放大器是一个两个端口网络,必须使用4个S参数来描述入射波和反射波之间的关系,即输入端口和输出端口的反射系数S11、S22,输入口向输出口的正向传输S21以及输出口向输入口的反向传输,如图B-1所示。在端口1,为入射电压波,为反射电压波。在端口2,为入射电压波。为反射电压波。 图B-1 双端口网络S参数 从图B-1 中,可以列出端口1和端口2 的反射方程。 (B.1) (B.2) S参数的求解表达式: (B.3) (B.4) (B.5) (B.6) B.2 反射系数与S参数的关系 图B-2 反射系数示意图 为源端的反射系数,为输入端的反射系数,为输出端的反射系数,为负载的反射系数。由图B-1可知图B-2的各反射系数可以定义为: (B.7) (B.8) (B.9) (B.10) 将式(B.10)代入式(B.1)、(B.2)得 (B.11) (B.12) 消去方程中的,结合式(B.8)有 (B.13) 由上式可知,反射系数与双端口网络的歌参数有关,隔离参数S12通常是一个很小的数值,如果负载得到很好的匹配,其反射系数很小,则。当输入端匹配很好时,。输入反射系数和负载反射系数为0时,说明信号得到最大化的能量传输。 B.3 其它参数与S参数的关系 图B-1中,端口1 的输入阻抗为: (B.14) 由此可知: (B.15) 由上两个式子可知,同一个端口的反射系数和输入阻抗可以相互表示。当输入匹配时,。 参数S21可以作为电路的增益参数。电路的增益参数有3,功率增益、变换器功率增益、资用功率增益。其中变换器功率增益是一个比较重要的参数,它考虑了信号源与负载的失配情况。变换器功率增益为: (B.16) 上式表明,当电路的输入端和输出端得到很好的匹配时,电路的能量增益为。 放大器的稳定性也是一个电路重要的指标之一,当放大器的S参数同时满足下面两个表达式时,电路处于稳定状态。 (B.17) (B.18) 附录C 电感源极负反馈共源电路噪声推导 图C-1 源极负反馈小信号模型图 在本附录中,将会推导源极电感负反馈的噪声特性。如图C-1。在模型图中含有三个噪声源,信号源内阻噪声源、栅极噪声源、沟道噪声源。由信号源内阻噪声源在栅源间产生的噪声电压为: (C.1) 信号源的噪声电压可以用信号源的噪声电流替代,即。则上式可以表示为: (C.2) 其中,参数D为: (C.3) 在输出端产生的噪声电流为: (C.4) 对应的噪声能量为: (C.5) 栅极电流在栅源端产生的栅源噪声电压为: (C.6) 栅极噪声电流引起的在输出端的输出电流为: (C.7) 对应的噪声平均功率为: (C.8) 图C-2 求沟道电流等效电路图 下面求沟道电流在输出端的噪声电流,其等效图如图C-2。沟道漏端受控电流为: (C.9) 用表示有 (C.10) 漏端的噪声电流为: (C.11) 对应的输出噪声功率为 (C.12) 当图C-1中的电容Cgs与电感Ls、Lg谐振时, (C.13) 则 (C.14) 晶体管的栅极噪声与沟道噪声存在一定的相关性,可以将栅极噪声分成两部分,一部分与沟道噪声完全相关,一部分与沟道噪声完全不相关,即 (C.15) 由相关性的定义可以知道,栅噪声和沟道噪声可以表示为: (C.16) 在图C-1中,输出端的输出噪声电流含有栅极噪声成分、沟道噪声成分、信号源噪声成分,输出端的噪声功率可以表示为: (C.17) 噪声系数的另一种表示方法是,系统的输出总噪声功率比上输入端输入的噪声在输出端引起的噪声输出功率,则电感负反馈共源级电路的噪声系数可以表示为: (C.18) (C.19) 图C-1的源极电感可以看作是输入匹配电路的一部分,因而电路的噪声可以表示为 (C.20) 其中 (C.21) (C.22) 当将源极电感看作是输入匹配电路的一部分时,输入的匹配电路就需要减去一部分阻抗 (C.23) 由式(3.10)给出,即 (C.24) 附录D Matlab程序 clear; j=sqrt(-1); alpha=1;%工艺参数 α gamma=2.7;%工艺参数 γ delta=4/3;%工艺参数 δ Vsat=1.028e+05;%工艺参数 载流子饱和速度 uo=0.03462;%工艺参数 载流子迁移率 tox=6.1e-09;%工艺参数 栅极氧化层厚度 Cox=3.9/36/pi/tox*1e-9;;%栅源单位电容 Rs=50;%信号源内阻 c=0.4;%栅极噪声电流和沟道噪声电流相关系数 Vcc=1.2;%电路工作电压 Esat=2*Vsat/uo;%载流子迁移率变下降到一半时的电场强度 f=2.4e9;%工作频率2.4GHz w=2*pi*f;%角频率 W=[50:1000]/1e6;%MOS管扫描范围 L=0.24e-6;%特征尺寸 Cgs=2/3.*W*L*Cox;%栅源电容 Qin=1./w./Cgs./Rs;%输入品质因素 Zopt=sqrt(alpha^2*delta/5/gamma/(1-c^2))./w./Cgs/(alpha^2*delta/5/gamma/(1-c^2)+(1+alpha*c*sqrt(delta/5/gamma))^2);%噪声匹配输入阻抗 Yopt=1./Zopt; sizeW=size(W); F_=zeros(5,sizeW(1,2)); Fmin_=zeros(5,sizeW(1,2)); Vod_=zeros(5,sizeW(1,2)); gm_=zeros(5,sizeW(1,2)); for k=1:5 pow=(5*k)/1000; Id=pow/Vcc; Vod=(Id./W./Cox./Vsat./2)+sqrt((Id./W./Cox./Vsat./2).^2.+(Id./W./Cox./Vsat./2).*L.*Esat);%偏置电压 gm=Cox*uo*Vod.*W/L;%跨导 Rn=gamma/alpha./gm;%等效到输入端的噪声电压电阻 Fmin=1+4*w*L^2*sqrt(gamma*delta*(1-c^2)/5)/uo./Vod;%最小噪声 F=Fmin+Rn.*Rs.*(abs(1/Rs-Yopt)).^2;%系统噪声系数 gm_(k,:)=gm; Vod_(k,:)=Vod; Fmin_(k,:)=Fmin; F_(k,:)=10*log10(F); end figure plot(Qin,F_(1,:),'r',Qin,F_(2,:),'b',Qin,F_(3,:),'g',Qin,F_(4,:),'y',Qin,F_(5,:),'black');xlabel('Qin');ylabel('F/dB'); figure subplot(2,3,1),plot(W,gm_(1,:),'r',W,gm_(2,:),'b',W,gm_(3,:),'g',W,gm_(4,:),'y',W,gm_(5,:),'black');xlabel('W');ylabel('gm_'); subplot(2,3,2),plot(W,F_(1,:),'r',W,F_(2,:),'b',W,F_(3,:),'g',W,F_(4,:),'y',W,F_(5,:),'black');xlabel('W');ylabel('F/dB'); subplot(2,3,3),plot(W,Fmin_(1,:),'r',W,Fmin_(2,:),'b',W,Fmin_(3,:),'g',W,Fmin_(4,:),'y',W,Fmin_(5,:),'black');xlabel('W');ylabel('Fmin'); subplot(2,3,4),plot(W,Vod_(1,:),'r',W,Vod_(2,:),'b',W,Vod_(3,:),'g',W,Vod_(4,:),'y',W,Vod_(5,:),'black');xlabel('W');ylabel('Vgs-Vth'); subplot(2,3,5),plot(Qin,Fmin_(1,:),'r',Qin,Fmin_(2,:),'b',Qin,Fmin_(3,:),'g',Qin,Fmin_(4,:),'y',Qin,Fmin_(5,:),'black');xlabel('Qin');ylabel('Fmin'); subplot(2,3,6),plot(W,Qin);xlabel('W');ylabel('Qin');

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。