首页资源分类嵌入式开发其它 > 音频总线I_2S技术

音频总线I_2S技术

已有 451217个资源

相关资源

    下载专区

    上传者其他资源

    文档信息举报收藏

    标    签:i2s音频

    分    享:

    文档简介

    音频总线I_2S技术

    文档预览

    第 28 卷  第 2004 年 11 11 月 期           信  息  技  术 INFORMATION TECHNOLOGY          VOLN.o2v8. 20N0O4 .11 音频总线 I2S 技术 李龙雨 , 冯志华 (中国科学技术大学精密机械与精密 仪器系 , 合肥 230026) 摘  要 :随着总线技术的发展 , 音频总线 I2S 也将得到广泛的应用 。主要介绍了音频总线 I2S 的基 本规范 , 详细地介绍了引起数据传输时间延迟的主要方面 , 并给出了 I2S 总线的硬件构造 。 关键词 :I2S 规范 ;数据传输延迟 ;I2S 硬件构造 中图分类号 :TP336   文献标识码 :A   文章编号 :1009 -2552(2004)11 -0023 -03 The technology of I2S bus LI Long-yu , FENG Zhi-hua (University of Science and Technology of China, PMPI, Hefei 230026, China) Abstract :With the development of bus technology , I2S bus will be widely used .In this paper , the specification of I2S bus is introduced and the main reason of data transmission delay is presented in detail .Besides , the hardware structure is discussed . Key words :I2S specification ;data transmission delay ;I2S hardware structure 0  概述 音响数据的采集 、处理和传输是多媒体技术的 重要组成部分 。 众多的数字音频系统已经进入消费 市场 , 例如数字音频录音带 、数字声音处理器 。对于 设备和生产厂家来说 , 标准化的信息传输结构可以 提高系统的适应性 。 I2S(Inter -IC Sound)总线是飞 利浦公司为数字音频设备之间的音频数据传输而制 定的一种总线标准 , 该总线专责于音频设备之间的 数据传输 , 广泛应用于各种多媒体系统 。 1  I2S 规范 1 .1  规范基本定义 I2S 总线拥有 3 条数据线进行数据传输 :一条双 向数据传输线 , 一条命令(声道)选择线和一条时钟 线 。在数据传输过程中 , 发送端(transmitter)和接收 端(receiver)具有相同的时钟信号 , 发送端作为主导 装置(Master)时 , 产生位时钟信号 、命令(声道)选择 信号和数据 。在综合的系统中 , 可能具有几个发送 端和接收端 , 使识别发送端比较困难 。 在这样的系 统中 , 可以设置一个控制器(controller)来作为系统的 主导装置识别多路的数字音频信号的数据流 , 此时 发送端成为在外部时钟控制下的从属装置(slave)。 系统的主导装置也可以与发送端或接收端结合 , 这 需要通过对硬件或软件的设置来激活 。 1 .2  I2S 总线 在飞利浦公司的 I2S 标准中 , 既规 定了硬件接 口规范 , 也规定了数字音频数据的格式 。I2S 有 3 个 主要信号 : 串行时钟 continuous serial clock (SCK), 即对应 数字音频的每一位数据 , SCK 都 有 1 个脉冲 。 SCK 的频率 =2 ×采样频率 ×采样位数 。 命令(声道)选择 WS , 用于切换左 右声道的数 据 。WS 的频率等于采样频率 。 串行数据 serial data (SD), 就是用二进制补码表 示的音频数据 。 有时为了使系统间能够更好地同步 , 还需要另 外传输一个信号 MCLK , 称为主时钟 , 也叫系统时钟 (Sys Clock), 是采样频率的 256 倍或 384 倍 。一个典 型的 I2S 信号见图 1 。对于 系统而言 , 产生 SCK 和 WS 的信号端就是主导装置(Master)。 收稿日期 :2004 -04-07 作者简介 :李龙雨 , 男 , 现就读于中国科学技术大学 , 研究方向为总线 接口技术 。 — 23 — 图 1  典型的 I2S 信号   串行数据 SD : I2S 格式的信号无论有多少位有效数据 , 数据的 间延迟 。 (2)内部时钟和数据信号以及命令选择信号之 最高位总是被最先传输(在 WS 变化(也就是一帧开 间的延迟 。 始)后的第 2 个 SCK 脉冲处), 因此最高位拥有固定 对于数据和命令信号的输入 , 外部时钟和内部 的位置 , 而最低位的位置则是依赖于数据的有效位 时钟的延迟不占据主导的地位 , 它只是延长了有效 数 。也就使得 接收端与发送端 的有效位数可 以不 的建立时间(set -up time)。延迟的主要部分是发送 同 。如果接收端能处理的有效位数少于发送端 , 可 端的传输延迟和设置接收端所需的时间 。 所有的时 以放弃数据帧中多余的低位数据 ;如果接收端能处 间选择要求和时钟周期或者最小允许的设备时钟周 理的有效位数多于发送端 , 可以自行补足剩余的位 期有着密切的关系 。这意味着更高的数据传输速度 (常补足为零)。 这种同步机制使得数字音频设备的 可以在将来得到应用 。 互连更加方便 , 而且不会造成数据错位 。 为了保证 通过图 2 分析一下 I2S 总线的时间延迟 。 数字音频信号的正确传输 , 发送端和接收端应该采 用相同的数据格式和长度 。 当然 , 对 I2S 格式来说 数据长度可以不同 。 WS : 命令选择线表明了正在被传输的声道 。 WS 为“1”表示正在传输的是左声道的数据 。 WS 为“0”表示正在传输的是右声道的数据 。 WS 可以在串行时钟的上升沿或者下降沿发生 改变 , 并且 WS 信号不需要一定是对称的 。 在从属 装置端 ,WS 在时钟信号的上升沿发生改变 。WS 总 图 2  I2S 发送端(上)和接收端(下) 是在最高位(MSB 在图 1 中用 1 表示)传输前的一个 时钟周期发生改变 , 这样可以使从属装置得到与被 传输的串行数据同步的时间 , 并且使接收端存储当 前的命令以及为下次的命令清除空间 。 1 .3  电压规范 输出电压  VL <0 .4V  VH >2 .4v  两 者的大 小均可以作为标准的 TTL 输入 输入电压  V IL =0 .8v  VIH =2 .0V 1 .4  延迟 在 I2S 总线中 , 任何设 备都可以通过提供 必需 的时钟信号成为系统的主导装置 , 而从属装置通过 外部时钟信号来得到它的内部时钟信号 , 这就意味 着必须重视主导装置和数据以及命令选择信号之间 的传播延迟 , 总的延迟主要由两部分组成 : (1)外部时钟和从属装置的内部时钟之间的时 — 24 — ①T 是时钟周期 , Tr 是最小允许时钟周期 , T > Tr 这样发送端和接收 端才能满足数据传输速率的 要求 。 ②对于所有的数据速率 , 发送端和接收端均发 出一个具有固定的传号空号比(mark -space ratio)的 时钟信号 , 所以 tLC 和 tHC 是由 T 所定义的 。tLC 和 tHC 必须大于 0 .35T , 这样使信号在从属装置端可以 被检测到 。 ③延迟(tdtr)和最快的传输速度(由 Ttr 定义)是 相关的 , 快的发送端信号在慢的时钟上升沿可能导 致 tdtr 不 能超 过 tRC 而使 thtr 为 零或 者负 。 只有 tRC 不大于 tRCmax 的时候(tRCmax >=0 .15T), 发送 端才能保证 thtr 大于等于 0 。 ④为了允许数据在下降沿被记录 , 时钟信号上 升沿及 T 相关的时间延迟应该 给予接收端充分的 建立时间(set -up time)。 ⑤数据建立时间(set -up time)和保持时间(hold time)不能小于指定接收端的建立时间和保持时间 。 2  硬件构造 I2S 发送端见图 3 。 图 3  发送端硬件配置 随着 WS 信号的改变 , 导出一个 WSP 脉冲信 号 , 进入并行移位寄存器 , 从而输出数据被激活 。串 行数据的默认输入是 0 , 因此所有位于最低位(LSB) 后的数据将被设置为 0 。 I2S 接收端见图 4 。 随着第一个 WS 信号的改变 , WSP 在 SCK 信号 的下降沿重设计数器 。在“1 out of n”译码器对计数 器数值 进行 译码 后 , 第一 个串 行的 数 据(MSB)在 SCK 时钟信号的上升沿被存放进入 B1 , 随着计数器 的增长 , 接下来的数据被依次存放进入 B2 到 Bn 中 。 在下一个WS 信号改变的时候 , 数据根据 WSP 脉 冲的变化被存放进入左(声道)锁存器或者右(声道) 锁存器 , 并且将 B2-Bn 的数据清除以及计数器重设 , 如果有冗余的数据则最低位之后的数据将被忽略 。 注意 :译码器和计数器(虚线内的部分)可以被 一个 n 比特移位寄存器所代替 。 如图 4 所示 。 图 4 输出端硬件配置 3  结束语 本文简 单介绍 了 I2S 总线 的规范 以及 硬件 构 造 。市场上已经出现了支持 I2S 协议的 DSP 芯片 , DSP56364 的 ESAI 接口便是通过 I2S 协议与外部进 行连接 。随 着数字音频系 统的不断 发展 , 基于 I2S 总线的数字音频设备必将得到广泛的应用 , 并取得 进一步的发展 。 参 考 文 献: [ 1]  I2S bus specif ication[ S] .Philips Semiconductor. [ 2]  曾荣 , 严国萍 , 陆牧 .基于 DSP56364 的数字音效处 理系统[ J] . 设备与电路 , 2002 . 责任编辑 :张  棣 — 25 —

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。