超过460,000+ 应用技术资源下载
pdf

设计与验证:Verilog HDL

  • 1星
  • 日期: 2012-12-28
  • 大小: 14.41MB
  • 所需积分:2分
  • 下载次数:4
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: FPGAVerilog技巧

从HDL的设计方法学到Verilog的语言基础,从设计层次到RTL建模,从逻辑验证到testbench的编写,本书从设计和验证的方面详细的介绍了利用Verilog语言的设计流程、方法和技巧。

更多简介内容

评论


个人中心

意见反馈

求资源

回顶部

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })