首页资源分类PCB layout > 传输线理论

传输线理论

已有 453124个资源

下载专区

上传者其他资源

文档信息举报收藏

标    签: PCB传输线阻抗

分    享:

文档简介

这是一个适用于初级PCB工程师的资料,便于理解传输线基本效应

文档预览

中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 第四章 非理想互连的问题 现代的技术已经朝着更高的速度和更小的封装发展,这是一种不可改变的趋势。随之而来,在以 前的数字设计过程中经常被认为微不足道或可以忽略的影响现在常常成为主要的设计焦点。在这些现 代设计中必须被考虑的新变量中,非理想效应就是其中的一个方面,比如频域衰耗、阻抗不连续和蛇 行线影响等等。这些高频的效应通常是很难模拟的,很多大学都正在不断地研究中。所以,随着系统 速度的突飞猛进,工程师们不仅要处理技术上的难点,还必须应对大量的可变因素。在这一章里我们 要解决许多由于非理想互连所带来的问题,它们都必须在现代设计中被考虑。这一章的焦点是过去的 设计中被极大忽略,而现在却成为关键的高速时的传输特性问题。这里提出的许多模型中也存在许多 缺点,就像过去简单模型中的缺点一样,这些需要在将来被修订。随着一些模型的调整,读者应该一 直明白这里有许多假设和近似被建立。 4.1. 传输线损耗 随着技术的进步,数字系统正朝着更小、更快的方向发展,器件封装和传输线的几何尺寸都在缩 小。而更小的尺寸和更高的频率会加剧传输线上的电阻损耗。因此,如何建模传输线上的电阻损耗变 得越来越重要。电阻损耗的结果是减小了信号的幅度,从而降低了数字系统的性能,比如会影响噪声 门限和减慢边沿速率,这最终都将会影响到时序裕量。在以前,由于系统工作在比较低的频率下,我 们可以忽略 PCB 和封装上的这种损耗,然而,现在就不同了,系统要求对损耗进行更严格的分析,因 为它们的存在,常常是导致数据互连性能恶化的首要原因。 4.1.1. 导体的直流损耗 正如第二章中所提到的,在传输线模型中有电阻性成分。这个电阻性成分存在的原因是由于在 PCB 上用于制造传输线的导体并不是完美的导体。微带线和带状线上的损耗能被分成两个部分:DC (直流)和 AC(交流)损耗。当传输线的截面尺寸小,线很长,并且带多负载(也被称为多分支)时 应该特别关注直流损耗。例如,因为信号衰减,长距离的通讯铜线必须每隔几英里就加上中继器来接 收和重发数据。另外,在设计多处理器计算机系统时,也会面临电阻损耗的问题,这将损害逻辑门 限,并降低噪声裕量。 直流损耗主要由两个因素决定:导体的电阻率和电流流过的总面积。图 4.1 显示在直流(0Hz)时 微带线中的电流分布。电流流过导体的整个横截面,电阻性衰耗能用下面等式得到: (4.1) 这里 R 是线路上的总电阻,ρ 是导体材料的电阻率,单位为欧姆米(电导率的倒数),L 是线的 长度,W 为线宽,t 是导体厚度,A 为导体的横截面积。在传统设计中,地回流路径上的损耗在 dc 时 通常可以被忽略,因为它的横截面与信号线的相比要大的多。 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.1: 直流时微带线中的电流密度图。直流时,电流流过完全的横截面,这里,A=Wt 4.1.2. 介质上的直流损耗 因为被用在 PCB 上的介质材料不是完美的介质体,在信号导线和参考平面之间的介质材料上有电 阻存在,因而也有直流损耗。然而,对于传统基板来说,直流下的介质损耗通常非常的小以致可以忽 略不计。与频率相关的介质损耗将在 4.1.4 节中被讨论。 4.1.3. 趋肤效应 对低频的系统进行仿真时,仅仅考虑直流损耗就足够了,但是随着频率增加,随着数字信号频谱的 变化而带来的各种其它现象开始起主要作用。这些与频率相关的变量中,最重要的就是“趋肤效 应”,之所以这样命名,是因为在高频时,导体上的电流将趋于集中在导体外围或“皮肤”上。 频域电阻和电感 趋肤效应主要是表现为电阻和电感变化。在低频时,电阻和电感呈现直流值,但是随着频率的增 加,传输线横截面上的电流分布变得不均匀并向导体的外部移动。电流分布的改变使电阻随着频率的 平方根成比例增长,同时总电感渐渐回落到一个常值,即外部电感。 为了理解这种现象是如何发生的,我们可以假设一个信号在微带线上传输。图 2.3 中的横截面积 显示了高频信号在信号线和参考平面之间的传输形式为随时间变化的电场和磁场,他们不是完全在导 体内部。当这些场与信号线导体或地平面导体交叉时,他们将穿过金属同时信号将衰减。衰减的幅度 取决于金属的电阻率(或电导率)和信号的频谱分量。穿透金属的厚度为趋肤深度,用符号δ来标 识。如果金属是完美的导体,电磁场将不能进入金属所以趋肤深度将是 0。如果金属只是有限传导 的,那么一部分进入金属的电磁波将被衰减,在趋肤深度处它的衰减幅度为表面初始值的e-1倍。(如 果读者对趋肤深度的导数感兴趣,任何标准的电磁课本对此都有足够的解释。)这将限制信号以致总 电流的 63%将在趋肤深度里流动,同时进入导体内部电流密度按指数下降。当然,导体的物理尺寸将 调整这个电流分布。趋肤深度δ将用下面的公式来计算: (4.2) 这里的 ρ 是金属的电阻率(电导率的倒数),w 是角频率(2πF),μ 是自由空间的穿透能力(单 位为亨利每米)[Johnk,1998]。(在使用了铁或镍等磁性金属的罕见环境里,应该用相应的渗透率来 代替。但是这种情况极少发生。)我们已经看到,随着频率的增加,电流将被限制在一个更小的区域 内,这将使电阻增加,就如直流电阻计算公式 4.1 所显示的那样。 这种现象也会引起电感随频率的变化而变化。导体总电感是由电流产生的磁通量来决定的。部分 磁通量是由导线自身的电流产生的。因为在高频时,电流主要被限制在趋肤深度以内,电流很难传播 到导体中间。因此,内部电感(因为由导体内部电流产生而得名)将被忽略,总电感下降。外部电感 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 是假设了所有的电流都在导体外围流动时计算得到的值。总电感是由外部电感和内部电感之和。在大 多数高速数字系统中,信号的频谱成分足够高以至于可以近似忽略频率相关的电感。所以,对于本书 的其他部分,仅仅考虑外部电感。 微带线中导体的频域损耗 通过扩展等式 4.1 中的直流电阻的计算公式,可以近似得到传输线导体上频域的电阻值。在本书 中,和频率相关的电阻有时被称为交流(AC)电阻。在低频时,因为趋肤深度大于导体厚度,因此交流 电阻和直流电阻是相等的。随着频率的逐渐增加,当趋肤深度小于导体厚度时,交流电阻将大于直流 电阻。图 4.2 描述了高频时微带线上的电流分布情况。注意这时电流集中分布在传输线的底部边缘。 这是因为信号线和地平面之间的电场把电荷拉向底部边缘。同时还可以看到导体的边缘的电流分布成 曲线向上翘起,其原因在于边缘的区域,大部分的场仍然沿着导体的厚度(图 4.2 中的 t 参数)集中 分布。电流流过的横截面积随着频率的增高越来越小。(见等式 4.2) 图 4.2:微带线上的电流分布。63%的电流因为趋肤效应而集中在黑色阴影部分。 导体的损耗可以用直流电阻和趋肤效应的计算公式来估算,其中导体厚度用趋肤深度来代替。 (4.3a) 注意这个估算只是当趋肤深度比导体厚度小的时候才有效。而且,等式 4.3 也只是一个近似,因 为它假定了所有的电流分布在趋肤深度区域内,引用这个等式的目的只是为了更好的解释这个现象。 在本章的后面,会提出更多的精确方法来计算交流损耗。注意当用等式 4.2 所表达的趋肤深度直接代 入到直流电阻计算等式时,交流电阻直接和频率 F 及电阻率 ρ 的平方根成正比。注在意等式 4.3a 中,长度因子由于交流电阻单位变为每单位长度电阻而被去掉。 图 4.3 是一段铜导体的趋肤深度与频率的关系曲线。注意在 1.7MHz以下,趋肤深度大于导体厚 度。对于给定的铜导体的横截面,图 4.4 给出了电阻作为频率函数的曲线。注意曲线的开始部分为常 数,其值等于直流电阻值,这一曲线段是针对趋肤深度大于导体厚度的频率区域。当趋肤深度小于导 体厚度后,曲线开始随频率的平方根变化。尽管图 4.4 中的曲线不是基于实际模型的,但它对于帮助 读者理解趋肤效应的基本行为还是很适合的。使用类似SPICE的仿真器可以同时仿真传输线交流和直流 电阻,如果让仿真的结果和实际测量的值相符合,一个很好的方法就是合并Rac 和 Rdc为一个总的电 阻: (4.3b) 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.3: 趋肤深度随频率的变化曲线 图 4.4: 交流电阻随频率的变化曲线 然而导体中的趋肤效应电阻只是总的交流电阻的一部分。等式 4.3a 中没有包括的部分是参考平面 上的信号回流电阻。回路电流在信号线下方的参考平面上流动,大部分集中在趋肤深度以内,并向与 迹线垂直的方向展开,但是电流的大部分集中在信号导体的正下方。微带传输线所参考的地平面上近 似的电流密度分布如下所示[Johnson and Graham,1993]: (4.4) 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.5: 地平面上的电流分布 这里的Io是总信号电流,D为离开线的距离(如图 4.5 所示),H是离地平面的高度。图 4.5 是这 种电流密度分布的图形化表示。 地平面上有效电阻的近似计算可以用上面曾用过的计算信号导体交流电阻的方法来得到。首先, 因为 63%的电流被限制在趋肤深度 δ 内,那么可以近似地认为地平面上的电流完全在趋肤深度内, 正如信号导线的交流电阻近似计算一样。其次,等式 4.5 (4.5) 显示 79.5%的电流集中在离导体中心±3H (总共 6H宽度)的范围内。这样,地回流路径电阻可以近似 认为由横截面积为Aground = δ × 6H的导体产生的。将这种近似结果代入等式 4.1 中得: (4.6) 总交流电阻为导体和地平面的交流电阻之和: (4.7) (4.8) 等式 4.8 被认为是一阶近似。而表面的粗糙程度也会增加 10%到 50%的电阻(参考下面“导体表 面粗糙程度的影响”),当然,等式 4.8 的计算方法对于大多数情况能提供足够的精度。 可以通过保角映射(conformal mapping)原理得到更精确的微带线上交流电阻的计算公式。 (4.9) 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 等式组 4.9 由保角映射技术得到,与实际结果非常吻合[Collins,1992]。这些公式明显比 4.8 复 杂得多,但是可以得到更精确的结果。等式 4.8 得到的结果比 4.9 的要大。通常,由 4.8 式得到的较 大的结果被用来近似由表面粗糙带来的额外电阻。 带状线中导体的频域损耗 在带状传输线里,高频信号电流集中在导体的上下边缘。电流密度取决与地平面的接近程度。如 果带状线距其两个参考地平面的距离相等,就象图 4.6 那样,其上下部分将分布相等的电流。在非平衡 传输线中,上下边缘的电流分布取决于导体和地平面的各自距离(图 4.6 中的H1 和H2)。在带状线中 每个回流平面的电流密度分布可以用类似 4.4 的等式来确定,其唯一的差别在于参数Io的大小不同 图 4.6: 带状线中的电流密度分布 ,明显地,它是带状线距各个参考平面距离的函数。这样带状线的电阻可以通过导体上下两部分电阻 的并联得到。带状线的上下电阻可用等式 4.8 或者 4.9 得到,只要代入适当的 H 值即可。这两个电阻 必须并联来得到带状线的总电阻[见等式 4.10]。 带状线交流电阻的较好的近似为: (4.10) 这里的微带线电阻值由等式 4.8 或者 4.9 得来,高度取值为 H1 或 H2。参考图 4.6 得到相关尺 寸。 导体表面粗糙程度的影响 前面提到,信号处于高频时,由于电流向导体表面移动而使串联电阻增加。然而前面提到的关于 损耗的公式都基于金属表面完全光滑的假设,但事实上,金属表面都是粗糙的,当平均的表面粗糙度 和趋肤深度相当时,材料的有效电阻值将明显地增加。实际研究发现高频信号在表面非常粗糙的线上 传播时,损耗比公式计算出的理想情况大 10-50%。因为粗糙情况的随机性,不可能精确的预计趋肤 效应损耗。然而,通过观察粗糙程度相对于趋肤深度的大小,很容易决定表面粗糙程度是否成为主导 因素。图 4.7 是一个典型 PCB 上的带状线在显微镜下观察到的的横截面图。注意,在这个例子中,导 体上部的表面粗糙程度大约为 0.2 mil (5 μm)。 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.7: 典型PCB上带状线的横截面图,显示了其表面粗糙度 导体的粗糙程度通常被描叙为齿状结构,表面变化的幅度称为齿尺寸。例如,图 4.7 中的齿尺寸 为 5μm。根据 PCB 厂商的调查表明典型的 FR4 板平均齿尺寸为 4-7μm。暴露在蚀刻工艺流程中的导 体表面将有明显较小的齿尺寸。因此,具有最大齿尺寸的齿结构通常在与参考平面相邻的导体面上。 从图 4.7 可以看出,导体下表面(导体的蚀刻面)有明显小的齿尺寸。现有工艺技术可以明显的减少 参考平面相邻表面的粗糙程度,但是因为这需要大量的制造工序所以价格更贵。 当齿尺寸大到于趋肤深度相当时,表面粗糙度开始影响理想交流电阻等式的计算精度。例如,当 频率到达 200MHz 时,铜趋肤深度将近似等于典型 PCB 表面的粗糙度。在这个频率上的频谱分量将不断 地背离理想公式。为了测量表面粗糙程度的大小,要么象图 4.7 展示的那样做横截面测量,要么问 PCB 制造商相应的粗糙度规范。如果需要考虑导体表面粗糙程度,那么交流电阻就必须要测量。 各种金属的频域属性 表面电阻(Rs)经常被用作描叙给定材料交流电阻的参数。表面电阻可以简化为等式 4.3 到 4.9 计 算得到的交流电阻除以频率的平方根。因此,交流电阻可用下面的式子表示: (4.11) 图 4.8:欧姆/平方的概念 为了区分材料性质的类别,表面电阻常常作为一个长宽相等(L/W=1)的半无限平面来计算。也可 以假定所有的电流都在趋肤深度内,用 4.3 式子来计算电阻值。近似值由式 4.12b 表示: (4.12) 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 对于面积有限的导体,交流电阻可以通过Rs(单位为欧姆每平方)乘以长度和频率的平方根再除 以宽度来得到。Rac 的单位为欧姆每平方,注意术语“每平方”简单可认为是任何单位的平方(长等于 宽),因为对于给定厚度的印制板走线,其一个几何正方形电阻和正方形的单位无关。这样,通过计 算多少平方符合测试区域,然后将平方数乘以Rs,再乘以频率的平方根即可简单地估计表面交流电阻 的值。每平方直流电阻的概念在图 4.8 中说明。记住,在互连仿真中,计算导体和地回流路径的电阻 是很重要的。表 4.1 显示了典型的几种材料趋肤效应的属性。 表 4.1:典型材料的频率相关属性 金属 电阻率(Ω · m) Copper(300K) 1.72 × 10-8 Copper (77K) 5.55 × 10-9 Brass 6.36 × 10-8 Silver 1.62 × 10-8 Aluminum 2.68 × 10-8 数据来源: Ramo et al. [1994]. 趋肤深度(m) 0.066F-1/2 0.037F-1/2 0.127F-1/2 0.0642F-1/2 0.0826F-1/2 表面电阻率,Rs (Ω · 2.61 × 10-7 1.5 × 10-7 5.01 × 10-7 2.52 × 10-7 3.26 × 10-7 /square) 信号交流损耗的影响 有两种典型的人需要经常面对交流损耗的问题:一种人是数字设计者,另外一种人是微波设计 者。微波设计者通常只是对频域仿真中的交流电阻感兴趣,这是比较容易实现的,因为大多数模拟 器,象 HSPICE,都有与频率相关的电阻,它能随着频率的平方根变化(见 4.11 等式),并且可以用 在图 2.4 中由 LRC 片组成的等效电路中。 然而,数字工程师会遇到更加困难的问题。近似方波的数字信号有很宽的波段,这意味它们包含 了许多频谱成分。这是一个重要概念,可以通过下式来理解[Selby, 1973]: (4.13) 这是占空比为 1:1 的周期方波的傅立叶展开,这里 F 指频率,X 指时间。例如一个频率为 100MHz 的方波将是无数个频率为奇数倍基频(例如 100 MHz, 300 MHz, 500 MHz 等等)的正弦波的叠加。这 些频谱成分被称为谐波,n = 1 是一次谐波,n = 3 是三次谐波,如此类推。趋肤效应使每个谐波随频 率增加而呈现更多的衰减。当然实际信号并不像等式 4.13 中假设的那样,它不是占空比正好为 1:1 的方波,并且没有无限快的上升时间,所以其还还有额外的频谱成分。显然,读者可以验证,当方波 没有 50%的有效时间时,偶次谐波将出现,这在第十章将重点讲述。 由于数字信号被定义在时域而交流电阻被频域参数定义,所以在时域仿真中很难正确地考虑与频 率相关的损耗。幸运的是,目前许多仿真工具在这一方面已经做得很好,只要用户插入正确的交流表 面电阻Rs,仿真器就能得出比较精确的结果。而交流电阻通常用向量网络分析仪(VNA)来测量。在频 域中,交流电阻通常用衰减因子α来表征。α是传输线上随频率变化的信号幅度衰减的测量值。在 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.9: 等式(4.14a)到 (4.14c)的参考图 类似于图 4.9 中描叙的匹配系统中,很容易用等式 4.14a—c 计算单一频率下的衰减因子,它是基于信 号在接收端的分压,交流电阻包含在分母里面。如果终端阻抗和源端阻抗和传输线的特征阻抗不匹 配,4.14c 等式中电压相比的方法就不合适,其原因在于反射将干扰测量。由于传输线的特征阻抗通 常与 VNA 的内部电阻不匹配,就必须采用相应的技术来消除反射的影响。测量交流损耗的技术将在 11 章中作具体描述。 (4.14a) (4.14b) (4.14c) 为了阐明频率相关的损耗对时域信号的影响,请参考图 4.10 所示,4.10a 是一个代表数字信号的 理想梯形波。图 4.10b 是这个数字信号的傅氏变换,显示了信号包含的频谱。图 4.10c 是一条 10 英寸 长的微带线衰减随频率的变化图。图 4.10d 是当衰减曲线与傅氏变换后的曲线相乘后再做反傅氏变换 得到的曲线。注意波形被圆滑了,边缘也变得平坦了一些,信号幅度也被衰减。这种影响的发生是由 于信号的高频分量被显著衰减,这使尖锐的边沿消失且边沿下降。 图 4.10: 频率相关的损耗对于时域信号的影响: (a)理想数字信号(400 MHz 周期,脉冲宽度 = 1.25 ns, 周期 = 2.5 ns); (b) 经过傅立叶变换后得到的频率成分; (c)频率相关的衰减; (d) 频率相关的 衰减对信号时域的影响 每个仿真器都会有各自处理交流电阻的方法。所有的都需要用户输入表面电阻(Rs)和传输线的 横截面尺寸参数或是电容和电感矩阵(见第二章),后两个通常只要输入其中的任一项。 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 4.1.4. 频域的介质损耗 在大多数设计中,导体损耗起决定作用,而介质损耗可以被忽略。但是,随着频率的增加,这种 假设就不再是正确了。因而,理解介质频域损耗的基本机制就变得很重要。 当时变的电场加到一种材料上时,材料中任何本质上存在极性的分子将倾向于朝着施加电场的反 方向排列,这被称作电极化。由实验测量得到的介质损耗的经典模型包含分子粒子的振荡系统,它会 根据应用的电场做出随频率变化的衰减机制[johnk,1988]。介质损耗中的任何频率变化都是由这种机 制引起的。 当考虑介质损耗时,材料的介电常数计算就变得复杂了: (4.15) 这里虚部表示损耗,实部表示介电常数的典型值。由于等式 4.15 的虚部代表损耗,那么它可以很 方便地认为是有损介质的有效电导率(电阻率的倒数)。 因此,正如电磁书中所说,1/ρ = 2πFε"为损耗机制的等效形式,这里的 ρ 为介质材料的等 效电阻率,F 为频率。然而,和金属的损耗不同,介质损耗通常不是用电阻率来表现的。表现介质损 耗特性的典型方法是利用损耗正切参数[Johnk,1988]: (4.16) 这里的ρ 为介质电阻率。在大多数实际应用中,仿真器用等式 4.16 中的损耗正切来作为输入。 然而,如果设计者想通过 2.3.3 节中给出的RLC段来建立传输线的等效电路,那么必须建立tan |δd| 和并联电阻G之间的关系。这个关系可以表示如下[Collins,1992]: (4.17) 这里的C11 是单位长度上的自耦电容,F为频率。损耗正切将随着频率和材料属性变化而变化。图 4.11 展示了典型的FR4 板材的损耗正切和频率变化的关系。 图 4.11:典型FR4 材料中介质损耗正切随频率的变化(源于Mumby[1988].) 例 4.1 计算损耗 参考图 4.6 中的带状线横截面 1.假设W = 5 mils, H1 = H2 = 1 0 mils, t = 0.63 mil,εr = 4.0,计算表面电阻(Rs) 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 2.确定电阻如何随着频率变化 3.计算在 400MHz 下由于介质损耗引起的并联电阻 4.计算在 400MHz 下由于导体损耗引起的串联电阻 解答:等式 4.9、4.10、4.11 常被用作计算传输线的表面电阻率。开始时,传输线上部和下部的 电阻都被假定用微带线等式来计算。接着等式 4.10 被用作确定带状线电阻,为了得到电阻率,需要除 以频率的平方根。 为了确定电阻是如何随频率而变化的,我们必须确定趋肤深度小于导体厚度时的频率。为了得到 这个结果,我们用导体厚度代替趋肤深度并代入到等式 4.2 中,得到频率。 低于 17MHz 时,导体的电阻近似等于直流电阻[等式 4.1]: 在 17MHz 以上,电阻将随频率的平方根变化 所以,频率为 400MHZ 时的电阻为: 为了计算 G(信号导体和地平面之间的并联电阻),导线的自电容可以用 2.3 节中的等式得到 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 由于介质的有限可传导性产生的等效电阻可以用等式 4.17 来计算,400MHz 时的损耗正切可以在 图 4.11 中得到 可以看出由于介质损耗引起的并联电阻几乎是导体串联电阻的 15 倍。 4.2. 介电常数的变化 PCB基材的介电常数εr直接影响着信号间高速互联的传输线特性。与εr有关的特性有传播速度, 特征阻抗和串扰。对于给定的材料,εr并非是常数而是随着频率、温度、湿度在变化。另外,对于一 些复合型的材料,介质属性还和其组成成分的比例有很大关系[Mumby,1988]。 在商业应用中,大多数PCB的基板使用的是一种叫做FR4 的复合物,它由环氧玻璃树脂构成。这 种复合物的特点为厚度范围变化大并且玻璃和树脂的组成成分比例也可相应改变。因此,每个不同FR4 的层压样板的介质属性都不尽相同,而大多数制造商仅提供在某一频率下的εr值。为了确保数字设计 的健壮性,需要在所有生产和环境容许的条件下得到足够的性能裕量,所以,考虑介质常数的变化是 很重要的。 等式 4.18 可以作为 FR4 复合物介质常数计算的一阶近似: (4.18) 这里的εrsn 和εgls 分别是环氧树脂和有机玻璃的介质常数,Vrsn 和 Vgls 是他们的各自所占的分 量。玻璃和树脂的相应组成比例在每一个实际样品中都是有差别的。PCB板的不同层有可能用不同成分 比例的FR4 材料生产,因此,相同的PCB的不同层间的介电常数可能存在相对大的变化。实际测量结果 也表明FR4 的介电常数随频率和树脂成分的不同而变化。针对树脂成分占到 0.724 的FR4 材料,图 4.12 给出了其介电常数随频率变化的曲线图。 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.12: 典型的FR4 中介电常数随频率的变化曲线(源自 Mumby [1988].) 通过频率和树脂成分来估算 FR4 的相对介电常数的等式为: (4.19) 上面这个等式对大多数的 FR4 板材都适用,在 1kHz 到 1GHz 范围内,计算精度与实验测量的结果 只 相 差 几 个 百 分 点 。 由 于 这 个 只 是 个 经 验 公 式 , 当 遇 到 1GHz 以 上 的 频 率 就 应 该 小 心 使 用 了 [Mumby,1988]。根据试验测量的结果表明,在 1kHz 到 1GHz 频率范围内玻璃纤维的含量变化没有引起 介电常数的变化,因此上面等式中只是频率和材料中树脂成分的函数。 PCB 制造商应该能够提供树脂成分所占比例。当然,如果没有得到这个信息,它可以这样估算: (4.20) 这里的Hgls 是玻璃纤维的总厚度,H是介质层的总厚度。当PCB在制造时,介质层是通过堆叠许多 层的玻璃纤维并用环氧树脂粘接起来,继而达到所希望的厚度。制造商会提供玻璃纤维的材料类型和 厚度,还有所用的层数,这些将产生Hgls。总的叠层厚度也可以通过横截面积测量或直接从制造商那里 获得得到。 4.3. 蛇形线 当布局工程师在布线时,通常不可能在每一个网络节点上都用一条直线连接。板的长宽比、时序 要求和实际的状态限制下,要求将线布成图 4.13 所示的蛇形线。特别是当数字系统的设计规范要求板 上所有的线等长,而板的布线空间等条件有限时,将大量使用到蛇形线。蛇行线经常是通过增加数据 信号延迟,保持和时钟信号之间的相对时序,从而满足时序上“保持时间”的要求。 图 4.13: 一条蛇形线的例子 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 蛇行线对信号的传播延时和信号完整性都会产生影响。这些影响主要是由传输线平行部分(图 4.13 中的Lp)的自耦合引起的。为了理解这一点,可以想象信号沿着传输线传播,如果传输线蛇形线 的并行部分有足够的间距,从而去除了串扰的影响,那么在接收端看到的波形就好像它在一条直线上 传播得到的结果一样。然而,如果平行部分有很大的串扰存在,信号的一部分将通过互感和互容沿着 垂直于蛇形线方向的路径传播,如图 4.13 所示。结果,一部分信号将提前到达,这将影响信号完整性 和传输延迟。图 4.14 显示了 5 英寸长直线和 5 英寸长 5mil宽 15mil间距的蛇行线之间的差别。需要注 意的是,随着平行部分间距(图 4.13 和 4.14 中的S)的增加,波形就越来越接近理想直线的情况。这 些仿真是在介电常数为 4.2 的埋式微带线上进行的,它的传输时延大概为 174ps/in(见第二章)。所 以,如果在平行线之间没有耦合,在 5 英寸长的线上信号到达接收端大约需要 870ps。然 图 4.14:在信号完整性和时序方面蛇行线带来的影响 而,如图 4.14 所示,在蛇行线上传播的一部分信号比理想的 870ps要早到达接收端。这些较早到达的 部分是信号通过平行段时。由于之间的互容和互感而产生的耦合干扰信号。注意:由于耦合程度的不 同,波形中台阶部分幅度的大小也会显著变化,但是持续时间不变。台阶的持续时间正比于耦合部分 (Lp)的物理长度,电压幅度取决于平行部分的间距。 需要注意的是,即使蛇行线对信号完整性的影响不会直接带来时序问题(比方说,台阶出现在阈 值区域以外),但是它会带来其他的问题,比如 ISI(这将在 4.4 节讨论)。 规则:蛇形线 下面的设计规范将帮助我们把蛇形线对信号完整性和时序的影响尽可能降低到最小。 ƒ 使平行部分(S)的最小间隔至少达到 3H 到 4H,这里的 H 指信号导体到参考地平面的高度。 这将减少平行部分的耦合。 ƒ 尽可能减少蛇形区域的长度(Lp),这将减少总的耦合幅度 ƒ 蛇线对嵌入式微带线和带状线带来更少的影响 ƒ 对于时钟信号线不要进行蛇形走线 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 4.4. 码间干扰 当信号沿着传输线传播时,由于反射、串扰和其他源产生的噪声没能完全稳定,线上新传输的信 号将受到影响,降低了时序裕量和信号完整性,这种情况被称作码间干扰(ISI)噪声。ISI 在任何高 速设计中都要的重点考虑的因素,尤其是当时钟周期小于两倍的传输线延迟的时候。正因为它对性能 有极大的影响,所以在系统设计时必须要仔细分析 ISI。图 4.15 是 ISI 如何影响时序的一个图例。注 意看理想波形和总线上原有噪声还没有稳定时便进行新的信号传输而得到的信号波形之间的时序差 别,这些差别可以达到几百皮秒,足以消耗掉高速设计中所有时序裕量。 图 4.15: ISI对于时序的影响 为了得到 ISI 的完整影响,用长的伪随机码流进行仿真是很重要的,同时每次选取不同的仿真时 间。数据码流的选择也要很合适,要能体现所有最激烈的系统谐振情况,也允许部分噪声稍微提前于 下次传输之前稳定。当然,为了捕捉大多数的时序影响情况,应该在最快的总线周期下以单周期的位 模式执行仿真,接着是 2 倍、3 倍的最快总线时钟。比如,如果总线的最快频率为 400MHz,一个位的 脉冲周期为 1.25ns。数据模式就应该以 2.5 和 3.75 为脉冲周期重复。可以使用下面提供的数据流模 式在最快的总线速率下仿真。 ƒ 010101010101010 ƒ 001100110011001 ƒ 000111000111000 这些模式的飞行时间或飞行时间偏移的最大差别可以看成是 ISI 影响的一阶近似(数字系统设计 中的飞行时间的定义参见第九章)。这种分析可以用这种仿真方法来实现,就是先运行长伪随机码流 模式的仿真,然后选取其中任一小段时间来观察结果。这里必须强调的是,如果要得到 ISI 较为精确 的影响结果,就必须要使用足够长的伪随机码流来做仿真评估。 ISI 也能很强烈地影响信号完整性。图 4.16 显示了当系统内存在显著反射时,不同的位模式对信 号波形的影响。研究不同的位模式对确定系统的健壮性是非常重要的。比方说,如果信号在振铃发生 的同时切换,那么这个振铃可能恰好在某个开关频率下被屏蔽而在另外一个频率则不会,正如图 4.16 中表现的那样。图 4.16 只是证明码流如何影响信号完整性的一个非常简单的例子,现实中的总线技 术,特别是那些带多个负载的情况将存在非常复杂的 ISI 依赖关系,如果没有考虑到这些情况将很可 能会破坏这个设计。在第九章中我们将描叙在设计过程中正确考虑 ISI 的方法。 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.16: ISI对信号完整性的影响 大拇指规则: ISI 下面的规则可以帮助减少 ISI 的影响: ƒ 通过避免阻抗的不连续和最小化分支线长度和减少大寄生参数(例如来自封装、插座、连接头 的)来减少反射。 ƒ 保持内部连接线尽可能短 ƒ 避免紧耦合的蛇行走线 ƒ 避免存在在总线传输的可能同时发生的信号完整性问题(例如振铃、横杆、过冲)的走线。 ƒ 最小化串扰影响 4.5. 90 度拐角的影响 事实上每个 PCB 设计者都将在部分甚至全部走线中用到拐角。因此,如何评估传输线的拐角对仿 真来说是非常重要的。当考虑如何建模一个拐角时,每一个细节的考虑都将给模型的建立带来不必要 的复杂度。通过实际测量发现,将其当成一个简单的电容模型对于大多数系统来说都是合适的。当 然,读者应该知道这种模型存在一定的局限性,有时需要修正。 90°拐角的经验模型为图 4.17 中传输线上过剩电容的一角。这意味着这个拐角的电容值等于相同 宽度传输线的电容值。这个电容应该加在被仿真传输线存在拐角的地方,对于典型的 50-65 欧姆传输 线的线宽来说,90°拐角带来的多余电容可近似估计为: (4.21) 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.17: 由 90 度拐角产生的过剩电容 这里的C11 是线上的自身的电容,w是线宽。虽然通常这个电容是非常小的,但线宽如果很宽并且 拐角的数量过多时也会产生问题。如果小量的过剩电容也需要在考虑范围之内,那么,简单的圆角能 在拐角处保持线的宽度不变,这样能在本质上消除这种影响。但是对于很多布线工具来说,圆角会引 起一些问题。另一个方法就是斜 45°走线,通过用 45°线来代替直角,这种最简单的方法完全避免了 90°拐角,45°拐角的过剩电容明显比 90°拐角的小得多,在大多数应用中可以被忽略。 读者可能会注意到等式 4.21 中方形所带来的过多电容并不是图 4.18 中的过多区域带来的,实际 测量并不用图 4.18 中的小区域电容,而更喜欢用方块电容,这其中的原因也不是很清楚。 图 4.18:拐角的过多区域。过多区域带来的电容远小于正方形方块区域的电容 在这节里有一些经验推测的影响是没有价值的。传输线上流动的某些部分的电流将按照这样一种 方式(图 4.19)流动,这种流动方式使它们偏离基于布线长度计算出来的传输延时。在图 4.19 中所 示,虚线是可能按照这种方式流动的电流,由于电流直接从两个角直线流出,所以将比预想的提早到 达。这种影响可以在实验室的环境中看到,我们只需要有心里有这样一个认识,对于那些带有许多拐 角的两条或更多的走线,如果必须要保持相同延时,那我们应该加以注意。 图 4.19: 一些电流成分贴着拐角前进,导致信号提早到达目的地 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 4.5. 拓扑的影响 讲到现在,我们已经谈到了两个元件间进行互连的很多问题。然而,实际情况下不是总是只有两 个器件的互连,通常一个驱动电路需要连接两个或更多的接收电路,这种情况下内部连接的拓扑结构 就会极大地影响系统性能。例如,图 4.20 是一个驱动电路连接两个接收电路的例子。主干线的特征阻 抗是和每个分支的特征阻抗相等的。当信号传播到连接点时,连接点的等效特征阻抗变为Zo2/2,结果 是波形一步步渐进式的达到最后稳定值。这些反射现象可以用图 2.17 中的网格图来计算。 图 4.20:平衡的 T 拓扑产生的信号完整性问题 当分支的阻抗是干线的两倍时,节点处看到的有效阻抗和干线一致,结果是反射就不再产生,结 果可以参见图 4.20 的波形。当结构不平衡时,有一种情况就是一个分支比另一个长,由于反射到达节 点的时间不同,信号完整性将变坏。图 4.21 的波形就反映了这种情况。其信号完整性可以用网格图来 计算,但是过程相当复杂,所以通常都用计算机来代替。图 4.22 就是一个网格图,计算了图 4.21 中 图 4.21: 不平衡的T结构信号完整新问题. 中国 PCB 技术网翻译整理 tinyang、夹湾沟、阿鸣 图 4.22: 不平衡T结构的网格图 开始几次反射的情况。参考上图,垂直线 A 和 B 代表驱动电路和节点之间的电气路径,B 和 C 代表节 点和接收电路 1 的路径,B 和 D 代表节点和接收电路 2 的路径。当拓扑中有更多的分支后,对于分支 之间长度差异也更加敏感。进一步说,负载的任何分支差别都会引起相似的电路不稳定。 从这里我们可以学到些什么呢?答案就是“对称”。当我们需要考虑一个拓补结构的时候,最关 键的地方就是对称。要确保从任何一个方向看过去电路都要对称,这就要求拓扑每个分支的长度和负 载都相同。接下来应该考虑的是尽量使拓扑结构中连接点的阻抗不连续降低到最小,当然,这在一些 设计中往往是不可能的。

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。