首页资源分类FPGA/CPLDXilinx > 在XilinxFPGA实现JESD204B通信协议

在XilinxFPGA实现JESD204B通信协议

已有 445791个资源

下载专区

文档信息举报收藏

标    签:FPGA204B

分    享:

文档简介

验证过的404B通信协议指南

文档预览

在 Xilinx FPGA 上快速实现 JESD204B 作者: Haijiao Fan 简介 JESD204 是一种连接数据转换器( ADC 和 DAC )和逻辑器件的 高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps 串行数据 速率,并可确保 JESD204 链路具有可重复的确定性延迟。随着转 换器的速度和分辨率不断提升, JESD204B 接口在 ADI 高速转换 器和集成 RF 收发器中也变得更为常见。此外, FPGA 和 ASIC 中 灵活的串行器 /解串器 (SERDES)设计正逐步取代连接转换器的传 统并行 LVDS/CMOS 接口,并用来实现 JESD204B 物理层。本文 介绍如何快速在 Xilinx ? FPGA 上实现 JESD204B 接口,并为 FPGA 设计人员提供部分应用和调试建议。 JESD204B 协议实现概述 JESD204B 规范定义了实现该协议数据流的四个关键层,如图 1 所示。传输层完成样本和未加扰的帧数据之间的映射和解映射。 可选的加扰层可用来加扰 /解扰 8 位字,以扩散频谱尖峰来降低 EMI 。数据链路层处理链路的同步、建立与保持,并对加扰后的 数据进行 8B10B 编码或译码。物理层负责以比特速率发送和接 收编码后的字符。 图 1. JESD204B 标准的关键层级 不同的 JESD204B IP 供应商可能以不同的方式实现这些层级。图 2 和图 3 显示 ADI 如何实现 JESD204B 的发送和接收协议。 图 2. JESD204B 发送器实现 图 3. JESD204B 接收器实现 模拟对话, 49-02, 2015 年 2 月 analog.com/zh/analogdialogue 1 传输层实现和特定的转换器配置及其样本与帧之间的映射方式强相关,因此大部分 FPGA 供应商将其排除在各自的 JESD204 IP 之外。 此外, FPGA 集成了高度可配置、高集成度的 SERDES 收发器,这些 SERDES 收发器可用来支持所有类型的串行协议,包括 PCIe 、 SATA 、SRIO、 CPRI 和 JESD204B。因此,一个实现链路层的逻辑核和实现物理层的可配置 SERDES 便构成了 JESD204B 链路的基 础。图 4 和图 5 显示 Xilinx FPGA 上的 JESD204B 发送器和接收器框图。发送器 / 接收器通道实现加扰和链路层; 8B/10B 编码器 /解码器 和物理层在 GTP/GTX/GTH Gbit 收发器中实现。 图 4. 使用 Xilinx FPGA 实现 JESD204B 发送器 图 5. 使用 Xilinx FPGA 实现 JESD204B 接收器 2 模拟对话, 49-02, 2015 年 2 月 采用 Xilinx FPGA 的 JESD204B 设计示例 最新的 Xilinx JESD204 IP 核通过 Vivado ? 设计套件 以黑盒子加密 交付。 Xilinx 还提供使用 高级 eXtensible 接口 (AXI) 的 Verilog 设 计示例,但该示例项目对大部分应用而言是过设计的, 因为用户 通常采用自己的配置接口,无需针对 JESD204B 逻辑集成一个额 外的 AXI 。图 6 显示的是一个 JESD204 简化设计,旨在帮助 FPGA 用户理解 JESD204 结构,并让他们快速着手设计自己的 JESD204 FPGA 项目。 图 6. JESD204B 设计示例 Vivado 产生的 JESD204 逻辑 IP 核,即经过加密的 RTL 摸块相当 于图 4 和图 5 中的发送和接收模块,其加密接口定义可在 Xilinx 示例设计文件中找到。然后,可将经过加密的 RTL 模块嵌套入 JESD204B 用户顶层。来自加密 RTL 模块的控制、配置、状态和 JESD 数据接口直接通过嵌套层连接到用户逻辑和 GTX/GTH 收 发器。 GTX/GTH 符号对齐配置经优化和更新,使收发器工作更 为稳定。 给 SERDES 收发器的 GTX/GTH 参考时钟应采用专用引脚,对用 于 FPGA 逻辑的全局时钟设计必须仔细的考虑,包括内部 PLL 、 并行接口时钟、 JESD204 逻辑核以及用户逻辑时钟。此外,必须 确保给 JESD204B 逻辑核(子类 1)的 SYSREF 输入被准确采 到,以确保 JESD204 链路的确定性延迟。 若要获得可靠的 JESD 链路初始化性能, GTX/GTH 收发器和 JESD204 核的复位序列十分关键;因此, JESD204 核应处于复位 状态,直到 GTX/GTH 收发器的内部 PLL 锁定,且 GTX/GTH 复 位完成。 F2S 模块实现 JESD204 的传输层,该模块根据特定 JESD204B 配 置将样本映射至帧,或从帧解映射至样本。然后根据特定的应用 去处理样本数据。采用辅助模块监测 JESD204 逻辑和物理层 (PHY) 状态,供系统调试。 Xilinx SERDES 收发器的符号对齐 在 SERDES 接收器中,串行数据必须与符号边界对齐,才能用作 并行数据。为了对齐数据,可让发送器发送一个可供识别的序 列,通常称为“逗号”。接收器搜索输入串行数据流中的逗号, 一旦找到便将其移到符号边界。这样可让接收到的并行字与发 送的并行字相匹配。逗号通常用 K 码表示,它是 8B/10B 表中用 作控制符 的一些特殊字符。对于 JESD204B 应用,发送器发送 K = K28.5 符号流,以便进行码组同步 (CGS)。因此, FPGA 可采用 K28.5 作为逗号,来对齐符号边界,而用户可以指定逗号匹配是 由极性为正的逗号或是由极性为负的逗号所组成,或由两者共同 组成。 JESD204B 针对 GTX/GTH 逗号检测的默认设置允许利用 正极性逗号或负极性逗号来对齐。 某些应用中,默认逗号设置可能导致符号的重新对齐,或者对齐 至错误的符号边界。这可能会导致大量的 8B/10B 解码错误,并 使 JESD204B 链路断链。而正极性逗号加上负极性逗号使用会更 稳定,可以使逗号对齐模块连续搜索两个逗号,并仅当收到的数 据为正极性逗号(或负极性)后跟一个负极性逗号(或正极性逗 号)且中间无额外位时才认为检测到逗号。当线路速率较高或系 统噪声过多时,这样做有助于保持符号边界和链路稳定性。 FPGA 上的 JESD204 项目设计考虑因素 来自 JESD204 接收器输出到发送器的同步、低电平有效 SYNC 信号用于表示同步状态。正常工作时,链路重新初始化将导致样 本数据混乱,因此必须实时监测链路状态。具体而言, SYNC 上 的连续低电平表示接收器在接收到的数据流中无法识别出至少四 个连续 K28.5 符号。如果发生这种情况,请检查发送器 /接收器 SERDES 配置,或确保发送器正在发送 高电平表示链路已建立,且保持稳定。若 K28.5。 SYNC 上的连续 SYNC 从高电平变为低 电平然后返回高电平,则必须记录低电平状态的持续时间。如果 持续时间长于 5 个帧加 9 个字节,则表示接收器检测到了较大的 错误,并将发送请求以重新初始化 JESD204 链路。如果持续时 间等于两个帧时钟,则表示接收器检测到了较小的错误,但不 会触发链路重新初始化。这个功能可极大地简化系统调试,并 为进一步的链路监测提供便利。因此,用户应当在设计中包含 这个功能。 8B/10B 解码错误可能导致 JESD204B 链路重新初始化,但这并非 是唯一的原因;因此,用户在设计时应能够对各通道的解码错误 进行计 数,从而确定链路重 新同步的原因。此外,可通过 8B/10B 解码错误状态实时确定 SERDES 链路质量。 模拟对话, 49-02, 2015 年 2 月 3 伪随机位序列 (PRBS)提供了一个测量高速链路中信号质量和抖动 容差的有用资源。大部分 FPGA 中的 SERDES 收发器都内置了 PRBS 发生器和检查器,无需额外的 了实例化此功能,在评估比特误码率 FPGA 资源。因此,不要忘 (BER) 或眼图时会使用到这 个功能。 SERDES 收发器中通常会使用一个缓冲器,来改变内部时钟域。 如果发送器和接收器的时钟设计不佳或者时钟数据恢复模块 (CDR) 设置错误,那么就会导致缓冲器上溢或下溢。此时可能会 发生某些链路错误,因此有必要监测缓冲器状态。缓冲器上溢或 下溢的中断记录对于系统调试而言是很有用的,所以同样应当监 测用户逻辑中不允许发生下溢或上溢的其它内部缓冲器的状态。 结论 本文讨论了如何在 Xilinx FPGA 上快速实现 JESD204 模块,实现 方法同样可用于其它 FPGA 。首先,应了解 FPGA 供应商提供的 JESD204 逻辑核和收发器的功能以及接口,然后将其实例化并与 您的逻辑整合。其次,从全局角度出发设计 FPGA 时钟树,和整 个工程的复位顺序。然后,仔细定义 JESD204 逻辑核、用户逻辑 和收发器之间的接口。最后,加入必要的调试资源。遵循这些步 骤有助于您快速、成功地设计 JESD204 接口。 参考文献 JESD204B 应用指南 JESD204 数据转换器串行接口 JEDEC 标准 高速模数转换器 高速数模转换器 集成式收发器、发射机和接收机 联盟计划和 FPGA 参考设计 解密 JESD204B 高速数据转换器转 FPGA 接口 Ian Beavers ,“ JESD204B 转换器内确定性延迟解密 ” Electronic Design,2014 年 2 月 25 日。 Ian Beavers ,“ 原型开发系统: JESD204B 转换器和 FPGA ” Electronic Design ,2014 年 1 月 23 日。 Ian Beavers 和 Jeffrey Ugalde ,“ 设计 JESD204B 转换器系统,实 现低 BER(第一部分) ” EDN ,2014 年 10 月 22 日。 Ian Beavers 和 Jeffrey Ugalde ,“ 设计 JESD204B 转换器系统,实 现低 BER(第二部分) ” EDN ,2014 年 10 月 28 日。 Jonathan Harris ,“ 了解 JESD204B 规范中的层级:从高速 ADC 的角度出发(第一部分) ” EDN ,2014 年 9 月 24 日。 Jonathan Harris ,“ 了解 JESD204B 规范中的层级:从高速 ADC 的角度出发(第二部分) ” EDN ,2014 年 10 月 2 日。 Del Jones,“ JESD204B 子类(第一部分): JESD204B 子类简介 与确定性延迟 ” EDN ,2014 年 6 月 18 日。 Del Jones,“ JESD204B 子类(第二部分):子类 1 与子类 2 的 系统考虑因素 ” EDN ,2014 年 6 月 25 日。 Haijiao Fan [haijiao.fan@analog.com] 是 ADI 中国北京公司的应用工程师,从事 JESD204 协议评估和集成 RF 收发器应用与支持工作。他曾就读于中国西北工业大 学,并分别于 2003年和 2006年获得电子工程学士和电子工程硕士学位。 2012 年 7 月 加入 ADI 公司,此前 Haijiao 拥有超过 6 年的 FPGA 和系统工程师工作经验。 Haijiao Fan 4 模拟对话, 49-02, 2015 年 2 月

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。