pdf

SystemVerilog硬件设计及建模

  • 1星
  • 日期: 2018-05-20
  • 大小: 50.06MB
  • 所需积分:1分
  • 下载次数:16
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: FPGA

FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来,就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变,所以FPGA可以完成所需要的逻辑功能。FPGA一般来说比ASIC(专用集成芯片)的速度要慢,无法完成复杂的设计,但是功耗较低。但是他们也有很多的优点比如可以快速成品,可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力,所以这些设计的开发是在普通的FPGA上完成的,然后将设计转移到一个类似于ASIC的芯片上。

SystemVerilog

SystemVerilog

EDA

EDA是电子设计自动化(Electronics Design Automation)的缩写,在20世纪60年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。 EDA技术就是以计算机为工具,设计者在EDA软件平台上,用硬件描述语言VerilogHDL完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现,极大地提高了电路设计的效率和可操作性,减轻了设计者的劳动强度。

本书是介绍SystemVerilog(Verilog-2005)的实用图书。书中深入浅出地介绍SystemVerilog相比于Verilog新增加的特性,包括新的数据类型、操作符、过程块语句以及适于SoC设计的接口结构,这些新增加的特性大大提高Verilog的高层抽象能力,弥补’Verilog底层描述能力强但系统级描述能力弱的缺点。为了进一步说明这些新的数据类型、操作符和过程语句,本书对Verilog语句中的数据类型、操作符以及过程语句的仿真行为进行深入的分析,以便于读者加深对Verilog的理解。此外,本书还介绍Sys—temVerilog增加的一些系统连接描述方法,相对于Verilog-2001,这些方法可以进一步简化系统连接,提高设计效率。本书提供许多代码例子,这些例子可以从网上下载,有助于读者对SystemVerilog的学习。

更多简介内容

推荐帖子

评论

LXIING
看着很清楚,可以学习,可能出版时间比较早,基本少有的system veriliog中文教材
2020-02-25 17:57:37回复
aaaliyue
是扫描版,比较清晰,有点倾斜
2019-12-12 11:02:55回复
js9151017
不錯的資源,若是有寫過verilog想學system verilog可以參考,可以快速學習。
2018-07-10 10:36:35回复
登录/注册

意见反馈

求资源

回顶部

datasheet推荐 换一换

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })