datasheet
超过460,000+ 应用技术资源下载
pdf

FPGA图像处理板设计

  • 1星
  • 日期: 2014-03-05
  • 大小: 2.35MB
  • 所需积分:1分
  • 下载次数:8
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: FPGA图像处理

VLSI(超大规模集成电路)的快速发展,使得FPGA技术得到了迅猛发展,FPGA的快速发展又为实时图像处理在算法、系统结构上带来了新的方法和思路,全景图像处理是实时图像处理中一个崭新的领域,其在视频监视领域内有广泛的应用前景。 本文首先介绍了全景图像处理的发展状况,课题的主要背景、国内外发展现状、课题的研究意义、课题的来源和本文的主要研究工作及论文组织结构。然后在第二章中介绍了FPGA的发展,FPGA/CPLD的特点,并介绍了Cyclone Ⅱ系列FPGA的硬件结构,硬件描述语言,开发工具Quartus Ⅱ以及FPGA开发的一般原则。 文章的重点放在了电路板的设计部分,也就是本文的第三章。在介绍电路设计部分之前首先介绍一些高速数字电路设计中的一些概念、高速数字电路设计中常见问题,并对常见问题给出了一般解决方法。 在FPGA电路板设计部分中,对FPGA电路的设计过程作了详细的说明,其中着重介绍了采用了FBGA封装的EP2C35芯片的电路设计要点,多层电路板设计要点,FPGA供电管脚的处理注意事项,FPGA芯片中PLL模块的设计以及FPGA的配置方法,并给出了作者的设计思路。FPGA供电电源也是电路板设计的要点所在,文章中也着重对其进行了介绍,提及了FPGA电源设计指标要求及电压功耗估计,并根据现有的FPGA电源解决方案提出了设计思路和方法。同时文章中对FPGA芯片外围器件电路包括图像采集显示芯片电路、图像存储电路、USB2.0接口电路的设计做了相应的介绍。最终目的就是为基于FPGA的全景图象处理搭建一个稳定运行的平台。 在第四章中介绍了IC总线控制器的状态机图及信号说明和相应的仿真图。 文章最后给出了FPGA硬件电路的调试结果,验证了设计目的,为进一步的工作打下了良好的基础。

哈尔滨工程大学 硕士学位论文 FPGA图像处理板设计 姓名:董兵 申请学位级别:硕士 专业:控制理论与控制工程 指导教师:朱齐丹 20070101 哈尔滨工程大学硕士学位论文 摘要 VLSI(超大规模集成电路)的快速发展,使得FPGA技术得到了迅猛发 展,FPGA的快速发展又为实时图像处理在算法、系统结构上带来了新的 方法和思路,全景图像处理是实时图像处理中一个崭新的领域,其在视 频监视领域内有广泛的应用前景。 本文首先介绍了全景图像处理的发展状况,课题的主要背景、国内外 发展现状、课题的研究意义、课题的来源和本文的主要研究工作及论文组织 结构。然后在第二章中介绍了FPGA的发展,FPGA/cPLD的特点,并介绍了 Cyclone H系列FPGA的硬件结构。硬件描述语言,开发工具Quartus II 以及FPGA开发的一般原则。 文章的重点放在了电路板的设计部分,也就是本文的第三章。在介绍 电路设计部分之前首先介绍一些高速数字电路设计中的~些概念、高速 数字电路设计中常见问题,并对常见问题给出了一般解决方法。 在FPGA电路板设计部分中,对FPGA电路的设计过程作了详细的说明, 其中着重介绍了采用了FBGA封装的EP2c35芯片的电路设计要点,多层电路板 设计要点,FPGA供电管脚的处理注意事项,FPGA芯片中PLL模块的设计以及 FPGA的配置方法,并给出了作者的设计思路。FPGA供电电源也是电路板设计 豹要点所在,文章中也着重对其进行了介绍,提及了FPGA电源设计指标要求 及电压功耗估计,并根据现有的FPGA电源解决方案提出了设计思路和方法。 同时文章中对FPGA芯片外围器件电路包括图像采集显示芯片电路、图像存储 电路、USB2.0接口电路的设计做了相应的介绍。最终目的就是为基于FPGA 的全景图象处理搭建一个稳定运行的平台。 在第四章中介绍了I℃总线的特点及工作原理,SAA7114的芯片配置 要点,并给出了基于FPGA的12c总线控制器的状态机图及信号说明和相 应的仿真图。 文章最后给出了FPGA硬件电路的调试结果,验证了设计目的。为进 一步的工作打下了良好的基础。 关键词:FPGA,高速数字电路,Verilog—HDL 哈尔滨工程大学硕七学位论文 Abst ract As the fast developing of VLSI(very large scale integrated cifclli招1 makes the FPGA technology become more and more popular in image processing. Many new kinds of methods and ideas have been introduted to digital image processing in algorithm and system architecture.Omni-vision digital image processing is a new kind of digital image processing,which has abroad application fields. In this article,we introduce the developing status of Omni·vision image processing and the developing status of FPGA,the characteristic of FPGA/CPLD.the develop flow of FPGA.At the same time we alSO introduce the architecture of Cyclone II series FPGA,the hardware describing l锄guage Verilog-HDL and VHDL,the developing environment Quartus II and the discipline of developing FPGA. 1rhe emphasis of this paper is on the designing of the electrical board section.Before introducing the designing ofthe electrical board,we introduce some issues that usually be lightened in high speed digital circuit design. In the FPGA board design section,we explain the designing procedure in detail.Put the emphasis on the point of designing EP2C35 which ado·pt the FBGA footprint and the designing ofpower module.ne aim ofthis section is affording a steady board for the image processing. In the fourth chapter we introduce the character and principle of izC bus and the configuration point of SAA71 14.We alSO introduee the state-machine of 12C bus controller and the simulation results. At last,the result of debugging is displayed,and the design objective is verified. Keywords:FPOA,碰gh-spccd digital board design,Verilog—HDL 哈尔滨工程大学 学位论文原创性声明 本人郑重声明:本论文的所有工作,是在导师的指导 下,由作者本人独立完成的。有关观点、方法、数据和文 献的引用已在文中指出,并与参考文献相对应。除文中已 注明引用的内容外,本论文不包含任何其他个人或集体已 经公开发表的作品成果。对本文的研究做出重要贡献的个 人和集体,均已在文中以明确方式标明。本人完全意识到 本声明的法律结果由本人承担。 作者(签字):二纽 日期:们年易月 "-- I I哈尔"滨-工程大耄U'堡圭耋篁篁塞;;,。。..。..一 ii;ii■i■};ii;iiiii|■■■■●■●●■|●■■■●■■■■■■ 第1章绪论 1.1课题研究的背景 与传统视觉环境感知系统视场较小不同,全景成像指大于半球视场 (360。X 180。)的球面成像,全景视觉系统利用单视点双曲面反射镜通过 CCD成像单元一次成像大于半球视场(360。×180。),一次获取整个场景的 目标信息,不再需要为光电跟踪系统附加一套随动系统。 全景成像除单视点双曲面反射镜成像外,也可以采取以下两种方法实现: 夺鱼眼透镜方法; 夺图像拼接方法。 图像拼接方法原始数据量大,拼接算法复杂,一般只能实现非实时柱面全 景成像。鱼眼透镜方法也可以得到无畸变的全景图像,但一方面成像视场很 难超越半球,另一方面必须经过十分复杂的校正运算,实时性差,而且系统 昂贵。 随着大规模ccD阵列成像技术和图像并行处理技术的飞速发展,全景视 觉环境感知与目标探测系统将在移动机器人/战车导航、飞机/导弹等对运动 目标检测和跟踪、航母/舰船空间目标探测与跟踪、外部空间探测及视频监控、 视频会议、远程教育等民用领域具有广泛的应用前景。 随着军事科学技术的飞速发展,战争理念和作战模式也在发生深刻的变 革,信息化高科技条件下的未来战争将由武器平台与武器平台的对抗转化为 作战体系与作战体系的对抗,交战双方汇集的高科技武器装备所形成的联合 作战体系各不相同,具有较强的非对称和非均衡性,外部环境信息的获取的 优势在体系与体系的对抗中所形成的局部或某项技术的对敌优势,将可能导 致战争的最终结局。 视觉感知系统作为最基本的外界信息感知手段具有举足轻重的作用,智 能决策控制离不开视觉系统。视觉环境感知是军事卫星、战术侦察机、电视/ 红外制导导弹及火控雷达等在未来战争中获取目标情报的主要技术手段,也 是战场指挥决策的有效决策依据之一。20世纪50年代后期,视觉传感器发 哈尔滨工程大学硕士学位论文 展十分迅速,成为指挥决策最重要的传感器之一,其作用是从三维环境图像 中获得所需的信息并构造出观察对象的明确有意义的描述。 传统视觉环境感知系统视场有限,一方面需要附加一套随动系统以锁定 目标,增加了整个系统的体积、重量导致作战效能下降,更为严重的是,总 存在着跟踪目标丢失的问题,另一方面传统视觉环境感知系统一次只能获取 周围环境局部视场的信息,大部分视场信息被放弃了,视场受限不能够为指 挥员提供全方位的决策依据。 如在潜艇潜望镜系统中,由于视场限制,一次只能观测局部视场目标, 为观期9更大范围的信息,导致潜望滞留时间过长而容易被敌方反潜系统发现。 如在我们参与研制的某型战术侦察直升机项目中装备有机载昼夜侦察装置, 获取的视觉图像一方面供武装直升机图像跟踪器完成对目标的自动跟踪,另 一方面通过图传系统传回后方车载指挥所供指挥员指挥决策。该型侦察机昼 夜侦察装置最大的视场仅为24。×18。,随动系统方位角范围为±120。俯 仰角范围为-60。~+40。。显然由于视场受限,战术侦察直升机作战效能大 打折扣。 在民用领域,视觉环境感知系统同样是获取外界环境信息的主要手段之 一,视觉环境感知系统应用十分广泛,如视频监控、视频会议、远程教育。 为了反恐安全需要,在很多重要的公共场合如地铁站台、银行大厅、宾馆酒 店、高校食堂等都安装了视频监控系统,各大城市交通繁忙的路口也都安装 了交通视频监控系统。但由于传统视觉环境感知系统视场受限,目前普遍的 选择是同一监控地点安装方位不同的多个视频监控摄像头。在电视会议中, 同样由于视场受限,与会者只能坐在摄像系统一侧。 在外空探测领域,如火星登陆、登月探测,视觉环境感知更是必不可少 的重要技术手段之一,同样希望一次全方位的获取周围环境视觉信息,这些 要求都是传统视觉环境感知系统所不能够满足的。 全景视觉环境感知系统成像视场大于半球视场(3604 X 180。),甚至可 以接近球面视场(360。x3riO。),无需随动系统并且一次获取整个环境的所 有目标视觉信息,无需安装多个视频监控摄像头就可以将监控地点周围的信 息尽收眼底,视频会议中,与会者也可以围成一圈有效研讨,其技术优势十 分明显m一。 2 哈尔滨工程大学硕士学位论文 1。2国内外研究现状综述 全景视觉环境感知系统的早期研究开始于20世纪60年代末70年代初。 1970年美国宾夕法尼亚大学(University of Pennsylvania)Donald鬣Rees 设计了一套双曲反射镜面成像系统。进入90年代,随着光电子学、计算机视 觉和计算机图形学发展,全景视觉环境感知系统设计与应用发展迅速。1990 年日本东京大学Yagi,Y.and Kawato首先将全景视觉系统成功应用于移动 机器人导航。 在美国国家航空航天局(Nasa)组织下,美国卡内基梅隆大学机器人研究 院(Robotics Institute at Carnegie Mellon University)研究的流浪者机 器人(Nomad robot)在1997年6月横越智利北部阿塔卡马沙漠(Atacama Desert of Chile),该机器人装备有全景视觉环境感知系统,并将沿途拍摄 的全景图像通过卫星传回美国国家航空航天局阿莫斯研究中心(NASA Ames Research Center)。 在美国国防预先研究计划局(DAPRA)资助下,1998年美国里海(Lehigh University)大学在实验室条件下将全景视觉环境感知系统成功应用于目标 探测与跟踪,2000年前后美国宾夕法尼亚大学(Pennsylvania University) 研制了一系列远距离多目标跟踪的全景视觉环境感知与目标探测系统。系统 应用前景广阔。尤其是在那些不适宜人前往的比较危险的场合。美国哥伦比 亚大学(ColLⅡnbia University)利用双目立体视觉技术结合全景视觉环境感 知系统研制了一种全景立体视觉环境感知系统,提取视场景深信息。 2004年1月3日登陆火星的探测机器人勇气号(Mars Spirit Lander)及 2004年1月24号随后登陆的机器人机遇号(Mars Opportunity Lander)配置 完全一致,分别装备了全景视觉环境感知系统。‘。 在民用领域,全景视觉环境感知系统应用也十分广泛。日本尼康和佳能 公司开发了反射镜成像、鱼眼透镜等多种全景视觉系统,并对图象处理算法 进行了深入的研究。加拿大国家研究院等许多研究机构还将全景视觉环境感 知系统用于视频会议,远程教育。 国内在相关方面的研究起步较晚,处于基础研究阶段。四川大学光电系 苏显渝教授开展了折反射光学全景成像理论及双目立体视觉的研究,中国科 _M 哈尔滨工程大学硕十学位论文 m ml {;iii‘|i;;;;|‘| 学院沈阳自动化研究所机器人研究室董再励研究员开展了全景图象恢复及在 移动机器人定位应用的研究、上海交通大学自动化研究所陈卫东副教授开展 了以全景视觉为基础的基于回归神经网络的广度优先搜索法在移动机器人路 径规划导航方法及在足球机器人应用中的研究。 以上是全景视觉图像处理系统的国内外发展现状,据我们目前所了解到 的情况基于FPGA的全景图像处理系统目前在国内外来说还都是空白,所以在 这里我们介绍一下基于FPGA的图像处理发展现状。 图像处理系统的结构受多方面因素的影响,特别是CPU、计算机总线、 操作系统、网络数据库和集成电路水平的影响。80年代开始出现以图像帧存 为中心的图像处理结构。随着PcI总线的问世,90年代出现了一计算机内存 为中心的图像处理系统,为了提高速度,又增加了一些硬件处理。硬件处理 的功能包括卷积运算、图像分割和灰度变换等。 低价位微处理技术支持的并行处理技术、低成本的图像传感器及低成本 技术的新的存储技术的发展进一步推动了图像处理技术的发展,图像处理无 论在算法上还是体系结构上都有了很大的发展,数字信号处理器以及大规模、 超大规模可编程器件在图像处理上有很广泛的应用。 随着微电子技术的迅猛发展和芯片锖《造工艺的提高,FPGA凭借其在处理 速度上等众多优势被越来越多的在实时图像处理系统中所采用。基于FPGA 的数字图像处理系统在汽车电子产品中被广泛运用,例如车载会议电视、车 载可视电话、车载机器视觉等。由于FPGA技术的大量采用,图像处理在硬件 结构方面也发生了重大变化,它已由基本的串行结构发展成并行处理结构, 有单片FPGA处理器发展成多FPGA处理器系统,或带阵列FP6A的高速处理系 统““㈣。 FPGA搞活了数字电视。在数字电视的信号处理中,FPGA已经越来越广泛 的被运用。在图像显示、图像压缩、图像格式转化、色彩空问转化、I/0接 口中都使用FPGA器件进行处理。FPGA可应用于数字电视机内的许多部分, 作为标准芯片组阃“联结逻辑”是FPGA的强项,许多图像处理任务(如色彩 空间变换)以及网络接口(如IEEE 1394)现在也可用低成本可编程逻辑器件实 现…。 中国铁道部基础设施检测中心在轨检车轨距轨向检测系统改造中采用摄 4 哈尔滨工程大学硕士学位论文 像、图像处理及惯性测量技术对以往使用的光电伺服跟踪方式的轨距轨向系 统进行全面改造升级。以FPGA模块为核心的高速图像处理卡实时采集、处理 8个通道的钢轨断面图像信号,并根据钢轨断面轮廓图像求出轨距的特征点, 分别计算两个个征点相对于惯性空间基准的位移及两点间的距离,实现在动 态条件下的轨距轨向测量。 2005年6月,富士通研究所与富士通前沿科技公司共同推出了用于办公 室与商务设施等用途的服务机器人“富士通服务机器入”,可以胜任引导、 搬运、巡视、提供信息等事物,该项目使用FPGA开发图像处理的LSI。在负 责视觉识别的DSP管理下运行的是新开发的3维图像处理LSL使用美国塞 灵思约有500万个门阵列的FPGA开发而成,该FPGA的工作频率为90MHz。 由于开发了图像处理LSI提高了处理速度,因此可以在行走进程中进行视觉 识剐w。 随着FPGA技术的日新月异和芯片制造工艺的不断发展,使用FPGA技术 处理图像信息将成为图像处理领域中的一个发展趋势,特别在对图像速度要 求很高的实时图像处理中,FPG^将发挥巨大的作用。 1.3课题研究的意义 目前全景视觉图像的主要处理方法都是基于Pc平台的图像数据由PCI 图像采集卡采集到pc中,然后在通过Pc机上的应用程序对图像数据作处理 并显示。这种方法优点是可以利用Pc机的强大处理能力,完成各种复杂的算 法,但缺点同样非常明显,Pc机需要220V交流电,电脑主机及相应的操作系 统,这在很多的应用场合来说是很不方便的,很大的局限了系统的应用范围。 目前随着半导体工业的迅猛发展,在很小的一片硅片上集成的资源越来 越多,使得在SoC上可以实现较复杂的功能。本文要讨论的内容就是将图像 数据的采集预处理及显示等功能.如何集成在一块电路板上。此电路板的设计 目的是对全景图像数据做采集、显示、存储以及简单的还原解算,应用在不 需要很高图像质量但需要实时很强的环境下。在设计中在板上提供了VGA接 口和模拟视频接口应用的时候只需要将带有VGA接口的LCD显示器或LCD视 频监视器直接接到单板上即可,并且单板的功耗很小,系统有很广阔的应用 '————一' 哈尔滨.r程大学硕十学位论文 m 环境,对于全景图像系统的普及应用也有极大的帮助。 rT●ii●■■i■■‘;iii_ 采用单板图像处理系统也是对全景图像处理系统应用方法的创新,是对 于全景图像系统发展方向的有益探索。 1.4课题来源及主要研究工作 本课题是国家“211工程”建设项目“智能移动机器人研究”研究项目 子课题、哈尔滨市科委基金及哈尔滨工程大学基础科研基金资助项目。 本文对以下内容作了相应的研究: ◆FPGA器件的结构及其开发方法 夺高速数字电路设计方法 ◆USB2.0接口电路的设计与实现 夺视频编解码电路设计与实现 夺SDRAM接口电路设计与实现 ◆供电电路的设计与实现 夺12c总线的设计与实现 ◆FPGA电路调试 全文结构如下: 第一章为绪论,主要介绍了课题的主要背景和研究意义,课题的来源和 本文的主要研究工作及论文组织结构。 第二章为FPGA开发相关的介绍,包括Cyclone II系列FPGA的体系结构, 硬件描述语言,开发工具Quartus IT,以及FPGA的基本开发原则,为以后 的设计工作作为铺垫。 第三章是论文的中心所在,具体介绍了电路板的原理设计及电路的具体 实现。 第四章视频编解码芯片初始化,包括I℃总线的基本概念,工作方式。 以及基于Verilog-HDL的I℃总线控制器的设计,及仿真。 第五章是硬件调试部分,给出了调试结果,验证了设计,为后续的工作 打下了良好的基础。 6 1.5本章小结 本章主要介绍了课题的主要背景, 以及国内外全景图像处理领域研究发 展现状,同时介绍了课题的研究意义, 以及课题的来源和本文的主要研究工 作及论文组织结构。 7 哈尔滨工程大学硕士学位论文 第2章FPGA简介、结构及其开发方法 2.1 FPGA的简介 2.1.1 FPGA的发展 在数字化、信息化的时代,数字集成电路应用的非常广泛。随着微电子 技术与工艺的发展,数字集成电路从电子管、晶体管、中小规模集成电路、 超大规模集成电路逐步发展到今天的专用集成电路(ASIC)。 AsIc的出现降低了产品的生产成本,提高了系统的可靠性,减少了产品 的物理尺寸,推动了社会的数字化进程。但是全定制ASIC因其设计周期长、 改版投资大,灵活性差等缺陷制约着它的应用范围。硬件工程师希望有一种 更灵活的设计方法,根据需要,在实验室就能设计、更改大规模的数字逻辑, 研制自己的ASIc并马上投入使用。 这就是可编程逻辑器件提出的基本思想。可编程逻辑器件随着微电子制 造工艺的发展取得了长足的进步。从早期的只能存储少量数据,完成简单逻 辑功能的可编程只读存储器(PRam、紫外线可擦除只读存储器(EPRoM)和电可 擦除只读存储器(EEPR咖),发展到能完成中大规模的数字逻辑功能的可编程 阵列逻辑(PAL)和通用阵列逻辑(GAL),今天已经发展成为可以完成超大规模 的复杂组合逻辑与时序逻辑的现场可编程器件(FPGA)和复杂可编程逻辑器件 (CPLD)。 随着工艺技术的发展和市场需要,超大规模、高速、低功耗的新型 FPGA/CPLD不断推陈出新。新一代的FPGA集成了中央处理器(CPU)或数字信 号处理器(DSP)内核,在一片FPGA上进行软硬件协同设计,为实现片上可编 程系统(SOPC;System On Programmable Chip)提供了强大的硬件支持“”。 2.1.2 FPGA与CPLD特点及比较 FPGA/cPLD既继承了ASIC的大规模、高集成度、高可靠性的优点,又克 服了普通ASIC设计周期长、投资大、灵活性差的缺点,逐步成为复杂数字硬 哈尔滨工程大学硕士学位论文 件电路设计的理想首选。当代FPGA、CPLD有以下特点: ◆规模越来越大。随着VLSI(超大规模集成电路)工艺的不断提高,单 一芯片内部可以容纳上百万个晶体管,FPGA芯片的规模也越来越大。 单片逻辑门数已逾千万,芯片的规模越大所能实现的功能就越强,同 时也更适于实现片上系统(SOC)。 ◆开发过程投资小。FPGA/CPLD芯片在出场之前都做过严格的测试,而 且FPGA/cPLD设计灵活,发现错误时可直接更改设计,减少了投片风 险,节省了许多潜在的花费。所以不单许多复杂系统使用FPGA完成, 甚至设计ASIC是也要把实现FPOA/CPLD功能样机作为必需的步骤。 ◆FPGA/CPLD一般可以反复地编程、擦除。在不改变外围电路的情况下, 设计不同片内逻辑就能实现不同的电路功能。所以,用FPGA/cPLD 试制功能样机,能以最快的速度占领市场。甚至在有些领域,因为相 关标准协议发展太快,设计ASIC跟不上技术的更新速度,只能依靠 FPGA/CPLD完成系统的研制与开发。 ◆FPGA/cPLD开发工具智能化,功能强大。现在,FPGA/CPLD开发工具 种类繁多、智能化高、功能强大。应用各种工具可以完成从输入、综 合、实现到配置芯片等一系列功能。还有很多工具可以完成对设计的 仿真、优化、约束、在线调试等功能。这些工具易学易用,可以使设 计人员更能集中精力进行电路设计,快速将产品推向市场。 ◆新型FPGA内嵌CPU或DSP内核,支持软硬件协同设计,可以作为片 上可编程系统(SOPC)的硬件平台。 ◆新型FPGA内部内嵌高性能ASIC的Hard Core。通过这些Hard IP(知 识产权)可以完成某些高速复杂设计,提高系统的工作频率与效能, 减轻工程师任务量,避免了研发风险,加速了研发进程t"1。 表2.1 CPLD与FPGA的区别 项目 FPfiA C呦 结构工艺 多为LOT加存储器结构,实现工多为乘积项,工艺多为E20AOS 艺多为SRAM,也包含Flash、 也包含EEPROM、FLASH、 Anti—Fuse等‘T艺 Anti—Fuse等不同工艺 9 哈尔滨工程大学硕士学位论文 触发器数量 多 少 PIN to PIN延时 不可预测 固定 规模与逻辑 规模大,逻辑复杂度高,新型器规模小,逻辑复杂度低 复杂度 件离达千万门级 成本与价格 成本高,价格高 成本低,价格低 编程与配置 一般包含两种外挂BootRom和通有两种编程方式,一种是通过 过CPU或DSP的在线编程。多数编程器烧写R伽,另一种较方 基本属于RAW型,掉电后程序丢便的方式是通过ISP模式。掉 失 电后程序不丢失. 保密性 一般保密性较差 好 互联结构, 分布式,丰富的布线资源 集总式,相对布线资源有限 连线资源 适用的设计类型 复杂的时序功能 简单的逻辑功能 2.1.3 FPGA设计流程 在EDA工具出现之前,人们采用传统的硬件电路设计方法来设计系统。 传统的硬件电路采用自下而上(Bottom—Up)的设计方法。 其主要步骤是:首先根据系统对硬件要求,详细编制计划规格书,并画 出系统控制流图;然后根据技术规格书和系统控制漉图,对系统功能进覃亍分 化,合理划分功能模块,并进行个功能模块的细化和电路设计;各功能模块 电路设计调试完毕以后,将各个功能模块的硬件电路连接起来,再进行系统 的调试:最后完成整个系统的硬件电路设计。 从上述过程可以看到系统的硬件设计是从选择具体逻辑器件开始的,并 用这些器件完成逻辑电路设计,完成系统各功能模块设计,然后再将各功能 模块连接到一起,完成整个系统设计。上述设计从最底层开始,到最高层设 计结束,故将这种设计方法称为自下而上的设计方法。这种方法沿用了几十 年,随着计算机技术和大规模集成电路技术的发展,一种崭新的自上而下的 设计方法已经兴起,它为硬件电路设计带来一次重大变革。它的优点是既提 高开发效率和增加已有开发成果的可继承性,又缩短开发时间。 10 哈尔滨丁程大学硕+学位论文 FPGA设计采用的就是这种自上而下、由粗到细、逐步求精的方法。设计 最顶层是指系统的整体要求,最下层是指具体的逻辑电路实现。自上而下是 将数字系统的整体逐步分解为各个子系统和模块,若子系统规模较大则进一 步分解为更小的子系统和模块,层层分解,直至整个系统中各子模块关系合 理,便于设计实现为止…。完整的FPGA设计流程如图2.1所示: 图2.I完整的FPGA设计流程 哈尔滨工程大学硕士学位论文 2.2 Oyvlon6 II系列FPGA的结构 Cyclone II的平面布局结构如图2.2所示,其中分布在芯片四角的PLL 是数字锁相环,为系统提供了丰富的时钟资源,它可以实现时钟信号的倍频、 分频及相位锁定,为多时钟系统设计带来了极大方便。IoES是丰富的接口资 源,Logic Array是其内部丰富的逻辑资源阵列,是电路功能实现的主要资 源。黑色的Embedded№nipliers是其内部丰富的乘法器资源,这些乘法器 的增强了该系列芯片的DSP处理能力。 M41(Blocks是片内的SRAM资源,可以作为单口RAM和双口RAM使用也 可谘罾出霄T曰n 特此诲湄岔沿斗南政;寸翻由百rⅢ扫歪Il报右彗的埔骱作田 图2.2 FPG^内部资源” FPGA内部最主要的资源就是逻辑阵列(Logic Array),而逻辑阵列是由 最基本的功能单元LE(Logic Element)所组成的,其结构如图2.3所示。在图 2.3中我们可以看到FPGA是基于查找表结构的(Look—Up Table),LUT的输入 是4位的,但是它有进位链(Carry Chain),当组合逻辑的输入较多时,可 以通过进位链来实现多于4位的组合逻辑。从上图我们还可以看到每个LE 都有一个D触发器,可以实现数据的寄存,同时该DJ鼬发器还有相应的同步 2 哈尔滨工程大学硕士学位论文 数据读取和清零逻辑和异步清零逻辑。拥有了这些功能单元就可以实现较复 杂的逻辑功能。 礼mm口Fr■w*’a嘲 图2.3 LE单元结构图m ~ ~ ~ ~ ~ 图2.4 FPGA时钟资源m 13 哈尔滨工程大学硕士学位论文 Cyclone II系列FPGA有着丰富的时钟资源,如图2.4所示是我们所采 用的EP2C35系列FPGA的时钟结构。该芯片有4个锁相环(PLL)分布在芯片 的四角,有16个全局时钟网络。PLL的输出、CLK管脚、DPCLK输入管脚和 cDPcLK管脚都可以直接驱动全局网络,这为我们在设计稳定可靠、性能优良 的系统时带来了极大的便利。 对于FPGA选型的考虑: 首先,Cyclone系歹IJFPGA是高密度低成本系列,在做图像处理中需要FPGA 有较多的逻辑资源的同时又要控制住成本,所以Cyclone系列就成为理想的 选择。其次,在该系列芯片中具有35个DSP处理单元即18X 18位乘法器, 在图像处理过程中涉及到很多的乘法处理,具备专用乘法单元不仅可以提高 系统的性能还可以提高系统的稳定性。最后,该系列芯片采用90hm-F艺并且 功耗较低,符合嵌入式系统低功耗、体积小的需求。 2.3硬件描述语言简介 硬件描述语言(HDL-Hardware Description Language)是一种专门用于可 编程逻辑器件设计的高级模块化语言。硬件描述语言发展至今己有二十多年 的历史,并成功用于设计的各个阶段:仿真、验证、综合等。 到80年代,已出现了上百种硬件语言。进入80年代后期,硬件描述语 言向着标准化的方向发展,最终,VHDL和Verilog—HDL语言适应了这种趋势 的要求,先后成为IEEE标准。 Verilog-HDL是硬件描述语言的一种,用于数字电子系统设计。设计者 可用它迸行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、 时序分析和逻辑综合。它是目前应用最广泛的一种硬件描述语言。 Verilog—HDL是在1983年,由GDA(GateWay Design Automation)公司的Ph订 Moorby首创的。Phil Moorby后来成为Verilog-XL的主要设计者和Candence 公司(Candence Design System)的第一个合伙人。在1984-1985年间,Moorby 设计出了第一个关于Verilog-XL的仿真器,1986年他又提出了用于快速门 级仿真的算法。随着Verilog-XL算法的成功,Verilog-HDL语言得到迅速的 发展。 14 哈尔滨工程大学硕士学位论文 VIOL也是一种用于逻辑设计的硬件描述语言,是由美国军方组织开发 的,其英文全名为VHSIC Hardware Description Language。而VHSIC(Very High Speed Integrated Circuit),意为甚高速集成电路,放VHDL准确的中 文译名为甚高速集成电路的逻辑描述语言。 Verilog-HDL和VHDL作为硬件电路设计的语言,其共同的特点在于:能 形式化地抽象表示电路的结构和行为;支持逻辑设计中层次与领域的描述: 可借助高级语言的精巧结构来简化电路的描述:具有电路仿真与验证机制以 保证设计的正确性;支持电路描述由高层到底层的综合转换;硬件描述与工 艺无关(有关工艺参数可通过语言提供的属性包括进去);便于文档管理;易 于理解和设计重用。Verilog一册L在系统级抽象方面比VHDL略差些,而在门 级开关电路描述方面比VHDL强得多。Verilog-HDL较为适合系统级(System)、 算法级(Algorithm)、寄存器级(RTL)、门级(Gate)、开关级(Switch)设计。 而对于特大型(几百万门级以上)的系统级设计,VBDL则更为合适。 Verilog-HDL采用自顶向下(TOP-DOWN)的设计理念,从系统级开始,把 系统划分为基本单元,然后再把每个基本单元划分为下一层次的基本单元, FPGA系统设计方法一直这样下去,直到可以直接用EDA元件库中的元件来实 现为止m。 2.4 Ouartus I I软件简介 Ouartus II是Altera公司的第四代可编程逻辑器件开发软件,它是一 个高度集成的高效设计环境,包含了可编程逻辑器件设计中所有的输入、编 译、综合优化、定时分析、仿真以及器件编程等设计功能。 Ouartus II使用简便,而且对Altera系列器件的编译配置性能最为优 异。支持的器件非常广泛,包括Stratix II、Cyclone II、MAX II、Stratix、 FLEXT000、Cyclone和MIPS—based Excalibur器件等;采用了LogicLock增 强技术提高了设计效率,可以支持百万门级的设计。并且对第三方工具提供 了良好的支持m,。新增加了SignalTap II嵌入式逻辑分析仪,它能够捕获和 显示可编程单芯片系统(SOPc)设计中实时信号的状态,通过下载电缆,在计 算机中观察FPGA内部节点信号,这样开发者就可以在整个设计过程中以系统 哈尔滨丁程大学硕十学位论文 I 级的速度观察硬件和软件的交互作用:增加了功耗估算功能,在设计工程时, 需要对FP(IA芯片的功率开支进行预算,并根据功率预算来设计电源电路、降 温制冷系统等。本设计中使用的是Mtera公司的Quartus II 5.1软件进行 系统的仿真及验证工作m。 2.5 FPGA系统基本设计原则 1.面积和速度的平衡与互换原则 这里“面积”指一个设计消耗FPGA的逻辑资源的数量,对于FPGA可以 用所消耗的触发器和查找表来衡量,更一般的衡量方式可以用设计所占用的 等价逻辑门数。“速度”指设计在芯片上稳定运行,所能够达到的最高频率, 这个频率由设计的时序状况决定,和设计满足的时钟周期密切相关。 面积和速度这两个指标贯穿着FPGA设计的始终,是设计质量的评价的终 极标准。面积和速度是一对对立统一的矛盾体。要求一个同时具备设计面积 最小,运行频率最高是不现实的。更科学的设计目标应该是在满足设计时序 要求(包含对设计频率的要求)的前提下,占用最小的芯片面积。或者在所 规定的序余量比较大,跑的频率比较高,意味着整个系统的质量更有保证; 另一方面,设计所消耗的面积更小,则意味着在单位芯片上实现的功能模块 更多,需要的芯片数量更少,整个系统的成本也随之大幅度削减。作为矛盾 的两个组成部分,面积和速度韵地位是不一样的。相比之下,满足时序、工 作频率的要求更重要一些,当两者冲突时,采用速度优先的准则。 面积和速度的互换是FPGA设计的一个重要思想。从理论上讲,一个设计 如果时序余量较大,所能跑的频率远远高于设计要求,那么就能通过功能模 块复用减少整个设计消耗的芯片面积,这就是用速度的优势换面积的节约; 反之,如果一个设计的时序要求很高,凿通方法达不到设计频率,那么一般 可以通过将数据流串并转换,并行复制多个操作模块,对整个设计采取“乒 乓操作”和“串并转换”的思想进行运作,在芯片输出模块再在对数据进行 “并串转换”,是从宏观上看整个芯片满足了处理速度的要求,这相当于用面 积复制换速度提高。 2。硬件原则 16 哈尔滨工程大学硕士学位论文 FPGA的逻辑设计所采用的硬件描述语言(}IDL)同软件语言(如C,c什等) 是有本质区别的。以Verilog-HDL语言为例,虽然Verilog很多语法规则和 c语言相似,但是Verilog作为硬件描述语言,它的本质作用在于描述硬件。 Verilog是采用了C语言形式的硬件的抽象,它的最终实现结果是芯片内部 的实际电路。所以评判一段HDL代码的优劣的最终标准是:其描述并实现的 硬件电路的性能(包括面积和速度两个方面)。 评价~个设计的代码水平较高,仅仅是说这个设计由硬件向HDL代码这 种表现形式转换的更流畅、合理。而一个设计的最终性能,在更大程度上取 决于所构想的硬件实现方案的效率以及合理性。 3.系统原则 系统原则包含两个层次的含义:更高层面上看,是一个硬件系统,一块 单板如何进行模块花费与任务分配,什么样的算法和功能适合放在FPGA里面 实现,以及FPGA的规模估算数据接口设计等;具体到FPGA设计就要求对设 计的全局有个宏观上的合理安排,比如时钟域、模块复用、约束、面积、速 度等问题。 4.同步设计原则 采用同步时序设计是FPGA设计的一个重要原则。由于异步时序电路的核 心逻辑用组合电路实现,比如异步的FIF0/RAM读写信号,地址译码等电路, 丽且电路的主要信号、输出信号等并不依赖于任何一个时钟性信号驱动触发 器产生的,所以异步时序电路的最大缺点是容易产生毛刺。因而为了避免毛 刺产生,全面提高设计的频率和系统的稳定性,一般均采用同步时序设计: 使用时钟沿触发所有操作。 以上是FPGA系统基本的设计原则m“w。 2.6本章小结 本章介绍了论文中所使用的硬件开发系统包括FPGA的特点、结构、工 作原理、开发流程和软件开发系统包括Verilog-HDL硬件描述语言以及 Altera公司的Quartus II软件的基本说明,并在此基础上着重介绍了FPGA 系统的基本设计原则。 17 哈尔滨1:程大学硕士学位论文 mm 第3章FP6A图像处理系统硬件设计 3,1高速数字电路设计 1.电子系统设计所面临的挑战 随着系统设计复杂性和集成度的大规模提高,电子系统设计师们正在从 事100姗Z以上的电路设计,总线的工作频率也已经达到或者超过50E-IZ,有的 甚至超过100MHZ。目前约500,6的设计的时钟频率超过50MIlz,将近2096的设计主 频超过120Ml-lz。 当系统工作在50姗z时,将产生传输线效应和信号的完整性问题;而当系 统时钟达到120MHz时,除非使用高速电路设计知识,否则基于传统方法设计 的PCB将无法工作。因此,高速电路设计技术已经成为电子系统设计师必须采 取的设计手段。只有通过使用高速电路设计师的设计技术,才能实现设计过 程的可控性“”。 2.什么是高速电路 通常认为如果数字逻辑电路的频率达到或者超过45MHZ’50E-IZ,而且工作 在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说I/3),就 称为高速电路。 实际上,信号边沿的谐波频率比信号本身的频率高,是信号快速变化的 上升沿与下降沿(或称信号的跳变)引发了信号传输的非预期结果。因此,通 常约定如果线传播延时大于I/2数字信号驱动端的上升时间,则认为此类信号 是高速信号并产生传输线效应。信号的传递发生在信号状态改变的瞬间,如 上升或下降时间。信号从驱动端到接收端经过一段固定的时间,如果传输时 闯小于1/2的上升或下降时间,那么来自接收端的反射信号将在信号改变状态 之前到达驱动端。反之,反射信号将在信号改变状态之后到达驱动端。如果 反射信号很强,叠加的波形就有可能会改变逻辑状态。 3.高速信号的确定 上面我们定义了传输线效应发生的前提条件,但是如何得知线延时是否 大于l/2驱动端的信号上升时间? 哈尔滨工程大学硕士学位论文 一般地,信号上升时间的典型值可通过器件手册给出,而信号的传播时 问在PCB设计中由实际布线长度决定。PCB板上每单位英寸的延时为0.167ns。 但是,如果过孔多,器件管脚多,网线上设置的约束多,延时将增大。 通常高速逻辑器件的信号上升时间大约为0.2ns。设Tr为信号上升时 间,Tpd为信号线传播延时。如果Tr>=4Tpd,信号落在安全区域。如果 2Tpd<Tr<4Tpd,信号落在不确定区域。如果Tr<=2Tpd,信号落在问题区域。 对于落在不确定区域及问题区域的信号,应该使用高速布线方法。 4.什么是传输线 PcB扳上的走线可等效为的串联和并联的电容、电阻和电感结构。串联电 阻的典型值0.25-0.55 ohms/inch,因为绝缘层的缘故,并联电阻阻值通常很 高。将寄生电阻、电容和电感加到实际的PCB连线中之后,连线上的最终阻抗 称为特征阻抗zo。线径越宽,距电源/地越近,或隔离层的介电常数越高,特 征阻抗就越小。如果传输线和接收端的阻抗不匹配,那么输出的电流信号和 信号最终的稳定状态将不同,这就引起信号在接收端产生反射,这个反射信 号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减 小,直到信号的电压和电流达到稳定。这种效应被称为振荡,信号的振荡在 信号的上升沿和下降沿经常可以看到。 5.传输线效应 基于上述定义的传输线模型,归纳起来,传输线会对整个电路设计带来 以下效应。 ◆反射信号Reflected signals ◆延时和时序错误Delay&Timing errors 夺多次跨越逻辑电平门限错误False Switching ◆过冲与下冲Overshoot/Undershoot ◆串扰Induced Noise(or crosstalk) ◆电磁辐射脚I radiation 1)反射信号 如果~根走线没有被正确终结(终端匹配),那么来自于驱动端的信号脉 冲在接收端被反射,从而引发不预期效应,使信号轮廓失真。当失真变形非 常显著时可导致多种错误,引起设计失败。同时,失真变形的信号对噪声的 19 哈尔滨工程大学硕士学位论文 敏感性增加了,也会引起设计失败。如果上述情况没有被足够考虑,EMI将显 著增加,这就不单单影响自身设计结果,还会造成整个系统的失败。 反射信号产生的主要原因:过长的走线:未被匹配终结的传输线,过量 电容或电感以及阻抗失配。 2)延时和时序错误 信号延时和时序错误表现为:信号在逻辑电平的高与低门限之间变化时 保持一段时间信号不跳变。过多的信号延时可能导致时序错误和器件功能的 混乱。通常在有多个接收端时会出现问题。电路设计师必须确定最坏情况下 的时间延时以确保设计的正确性。信号延时产生的原因:驱动过载,走线过 长。 3)多次跨越逻辑电平门限 错误信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型 的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式,即信号 的振荡发生在逻辑电平门限附近,多次跨越逻辑电平门限会导致逻辑功能紊 乱。反射信号产生的原因:过长的走线,未被终结的传输线,过量电容或电 感以及阻抗失配。 4)过冲与下冲 过冲与下冲来源于走线过长或者信号变化太快两方面的原因。虽然大多 数元件接收端有输入保护二极管保护,但有时这些过冲电平会远远超过元件 电源电压范围,损坏元器件。 5)串扰 串扰表现为在一根信号线上有信号通过时,在PCB板上与之相邻的信号 线上就会感应出相关的信号,我们称之为串扰。信号线距离地线越近,线间 距越大,产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此 解串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。 6)电磁辐射 EffI(Electro-Magnetic Interference)即电磁干扰,产生的问题包含过 量的电磁辐射及对电磁辐射的敏感性两方面。跏I表现为当数字系统加电运行 时,会对周围环境辐射电磁波,从而干扰周围环境中电子设备的正常工作。 它产生的主要原因是电路工作频率太高以及布局布线不合理。目前已有进行 20 哈尔滨工程大学硕士学位论文 删I仿真的软件工具,但EMI仿真器都很昂贵,仿真参数和边界条件设置又很 困难,这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制跏I 的各项设计规则应用在设计的每一环节,实现在设计各环节上的规则驱动和 控制。 6.避免传输线效应的方法: 严格控制关键网线的走线长度:如果采用CMOS或TTL电路进行设计,工作 频率小于IOMHz,布线长度应不大于7英寸。工作频率在50MHz布线长度应不大 于1.5英寸.如果工作频率达到或超过75MHz布线长度应在1英寸。 合理规划走线的拓扑结构,走线的拓扑结构是指一根网线的布线顺序及 布线结构。当使用高速逻辑器件时,除非走线分支长度保持很短,否则边沿 快速变化的信号将被信号主干走线上的分支走线所扭曲。通常情形下,PCB 走线采用两种基本拓扑结构,即菊花链(Daisy Chain)布线和星形(Star)分 布。 7.抑止电磁干扰的方法: 很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMc)。其中非常 重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线 层是十分有效的方法。 此外,使电路板的最外层信号的密度最小也是减少电磁辐射的好方法, 这种方法可采用“表面积层”技术“Build—up”设计制做PCB来实现。表面积 层通过在普通工艺PcB上增加薄绝缘层和用于贯穿这些层的微孔的组合来实 现,电阻和电容可埋在表层下,单位面积上的走线密度会增加近一倍,因而 可降低PCB的体积。 PCB面积的缩小对走线的拓扑结构有巨大的影响,这意味着缩小的电流回 路,缩小的分支走线长度,而电磁辐射近似正比于电流回路的面积:同时小 体积特征意味着高密度引脚封装器件可以被使用,这又使得连线长度下降, 从而电流回路减小,提高电磁兼容特性。 8.其它可采用技术: 为减小集成电路芯片电源上的电压瞬时过冲,应该为集成电路芯片添加 去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环 路的辐射。当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源 21 哈尔滨工程大学硕士学位论文 层上时,其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦 电容,而有的器件要求去耦电容距器件的距离要足够的小。 任何高速和高功耗的器件应尽量放置在一起以减少电源电压瞬时过冲。 如果没有电源层,那么长的电源连线会在信号和回路间形成环路,成为辐射 源和易感应电路。 走线构成一个不穿过同一网线或其它走线的环路的情况称为开环。如果 环路穿过同一网线其它走线则构成闭环。两种情况都会形成天线效应(线天线 和环形天线)。天线对外产生EMI辐射,同时自身也是敏感电路。闭环是一个 必须考虑的问题,因为它产生的辐射与闭环面积近似成正比。 高速电路设计是一个非常复杂的设计过程,在进行高速电路设计时有多 个因素需要加以考虑,这些因素有时互相对立。如高速器件布局时位置靠近, 虽可以减少延时,但可能产生串扰和显著的热效应。因此在设计中,需权衡 各因素,做出全面的折衷考虑;既满足设计要求,又降低设计复杂度。高速 PCB设计手段的采用构成了设计过程的可控性,只有可控的,才是可靠的, 也才能是成功的。““。 3.2 FPGA电路设计 FPGA是电路板的核心,它的设计质量关系到整个电路板设计的成败,所 以在设计的过程中要认真仔细的考虑到可能会出现的问题,为后期的电路调 试减少负担。 3.2.1 BGA封装 随着可编程器件(PLD)密度和T/O弓I脚数量的增加,对小封装和各种封装 形式的需求在不断增长。球栅阵列(BGA)封装在器件内部进行I/O互联,提高 了引脚数量和电路板面积比,是比较理想的封装方案。在相同面积上,典型 的BGA封装互联数量是四方扁平(QFP)封装的两倍。而且,BGA焊球要比QFP6l 线强度高的多,可靠的封装能够承受更强的冲击。Altera为高密度PLD用户开 发了高密度BGA解决方案。这种新的封装形式占用的电路板面积不到标准BGA 封装的一半。在BGA封装中,I/0互联位于器件内部。基片底部焊球矩阵替代 哈尔滨工程大学硕士学位论文 一r;;;|iiiii■■■E;;;i●;;;;iiiiiii;;i;;;;iiii;i;;;ii;ii;iii;|■●■ii;;ii;;i;i■;iii■■ 了封装四周的引线。最终器件直接焊接在PcB上,采用的装配工艺实际上与系 统设计人员习惯使用的标准表面贴技术相同。 另外,BGA封装还具有以下优势: ◆引脚不容易受到损伤——BGA引脚是结实的焊球,在操作过程中不容 易受到损伤。 夺单位面积上引脚数量更多——焊球更靠近封装边缘,倒装焊BGA弓1脚 间距减小到1.Omm,micro—BGA封装减小到0.8mm,从而增加了引脚数 量。 ◆更低廉的表面贴设备——在装配过程中,BGA封装能够承受微小的器 件错位,可以采用价格较低的表面贴设备。器件之所以能够微小错位, 是因为BGA封装在焊接回流过程中可以自对齐。 夺更小的触点——BGA封装一般要比QFP封装小2096至Ⅱ50%,更适用于要求 高性能和小触点的应用。 ◆集成电路速率优势——BGA封装在其结构中采用了地平面、地环路和 电源环路,能够在微波频率范围内很好的工作,具有较好的电气性能。 因为采用了BGA方式的封装格式所以这里就介绍一下表面焊盘,表面焊盘 是BGA焊球与PCB接触的部分。这些焊盘的大小影响过孔和跳出布线的可用空 间。一般而言,以下两种基本设计可采用表面焊盘: ◆非阻焊层限定(NS^lD),也称为铜限定。 夺阻焊层限定(S肋) NSMD Pad SMDPad 图3.1 NSMI)与SMD焊盘侧视图“” 这两种表面焊盘的主要区别是走线和间隙大小、能够使用的过孔类型以 哈尔滨工程大学硕士学位论文 I●iiiiiii■●●i;i■■●;ii;ii■iiii;;;;;iiiiiii;iii;;ij=i;;i■■iii■■●;i■i■■iii|‘|■■|■皇 及回流焊之后焊球的形状等。对于NSMD焊盘,焊层开口要比铜焊盘的大。因 此,表面焊盘的铜表面完全裸露,与BGA焊球接触的面积更大。对于SkID焊盘, 焊层与表面焊盘铜表面部分重叠。这种重叠使铜焊盘和PCB环氧树脂/玻璃层 之间结合的更紧密,能够承受更大的弯曲,经受更严格的加热循环测试。但 是,焊层重叠减少了BGA焊球与铜表面接球与铜表面接触的面积“”。 Altera建议使用非阻焊层限定焊盘,但考虑到国内的加工水平以及设计 上的难易程度我们还是采用了阻焊层限定方案。 3.2.2多层电路板 采用BGA封装形式就不可避免的需要采用多层电路板设计,多层电路板设 计不仅技术上复杂,成本上也较两面板高,但考虑到采用多层板带来的好处 还是明显多于缺点,这也就是为什么越来越多的电路设计采用多层板方案的 原因。采用多层板设计方案,就不可不免的要讨论一下电路板上的过孔类型。 常见过孔类型类型如下: 夺贯通孔(Through Via)PCB顶层和底层之间的连接孔。 夺盲孔(Blind via)PCB顶层或者底层到内部PCB层的互联。 夺埋孔(Embedded Via) 内部PCB层之间的互联。 Through Via Blind Via Embedded Via 、 、PCBLayers / 图3,2过孔类型“” 哈尔滨工程大学硕士学位论文 下面再介绍一下多层板的排布一般原则m: ◆与元件面相邻的层为地平面,提供器件屏蔽层以及为顶层布线提供回 流平面。 夺所有信号层尽可能与地平面相邻(确保关键信号层与地平面相邻)。 夺主电源尽可能与其对应地相邻。 ◆尽量避免两信号层直接相邻。 ◆兼顾层压结构对称。 具体PcB的层的设置时,要对以上原则进行灵活掌握,根据实际单板的需 求,确定层的排布,切忌生搬硬套,考虑到以上原则以及实际的情况,板层 结构设置如表3.1所示 表3.1 电路板板层分布 信号层l 地层 信号层2 3.3V电源层 地层 信号层3 1.2V和地层 信号层4 其中信号层2和信号层3作为高速信号的主要布线层,电路中的高速信号 主要就是SDRAM与SRAM的地址和数据信号线以及其它器件的关键信号线。第七 层是1.2V与地层共用,主要因为1.2v仅在FPGA芯片的核心部分供电,而应用 ’其他部分并没有利用到,考虑到电路板的利用效率问题,所以采用割层的实 现方法,采用割层在通常情况下需要考虑到信号在不周的割层区间跨越问题, 但由于我们采用的是i.2V与地共用,所以这个问题便不再考虑之内。具体的 实现如图3.3所示: 如图3.3所示左上角的4个过孔是电源部分的1.2V输出,1.2V通过割开的 地层将1.2V传输给FPGA芯片。 在设计过程中考虑到表面焊盘阃距以及国内加工工艺水平,所以设定线 哈尔滨工程大学硕士学位论文 图3.3 1.2V与地割层 图3.4 FPGA表面焊盘电路 哈尔滨工程大学硕士学位论文 宽为6rail,同时根据高速数字路设计中的3w原则m1,我们尽量保持线间距 12mil。考虑到成本及加工工艺水平,过孔方式采用盲孔和通孔,不采用埋孔。 FPGA芯片表面电路效果如图3.4所示。 3.2.3 FPGA去耦设计 电路的去耦合或旁路电路设计一般都是采用去耦电容或旁路电容,在低 频电路时我们可以将电容视为理想电容。但在设计高频电路时我们必须要考 虑到实际电容的电感和电阻特性上。 ::, 理想电容模型 , 一卜_ . , · .: ——V^实—际—电容氐模^型/—一卜—~: V——』n~ 图3.5理想电容和实际电容原理图 \/ 豆 对 色 对 淼骶坼) h衍哪 图3.6电容的阻抗频率特性n” 理想的电容如图3.5上面电路所示,而实际的电容由于封装以及工艺上的 原因其特性近似于图3.5下面的电路。同时还要介绍两个概念:EsL(等效串联 电感),ESR(等效串联电阻),ESR的值等于转折频率时的阻抗。ESL在转折频 哈尔滨工程大学硕十学位论文 率以上随着频率的增大而增加。因为EsL与EsR与电容的封装和工艺形式有关, 所以我们采用ESR很小的陶瓷标贴式电容,这就可尽量减小ESR和ESL伴随而来 所产生的问题。 上图3.6为实际电容的频率阻抗特性,可以看出在转折频率以下电容表现 出来的是容性的,但在转折频率以上电容主要表现得就是感性了一随着频率 的增加阻抗不断增加。这种特性于电源电路滤波来说是我们所不希望的。图 3.6右面的图是不同电容值电容所表现出来的阻抗频率特性。 为了达到最好的滤波效果我们采用不同电容值电容并联的方法来实现滤 波。如图3.7所示,采用此方法后使得滤波电路在较宽的频带内都有较低的阻 抗。一般通常采用O.1u,0.Olu和0.001u电容组成并联电容阵列的方法实现电 容滤波。同时在PcB布线的时候要使不同容值的电容贴在FPGA芯片的背面并且 均匀分布以起到良好的滤波效果。 图3.7多容值电容并联后阻抗频率特性 3.2.4 PLL电源设计 随着系统时钟频率逐步提升,I/o性能要求也越来越高。在内部逻辑实现 时,往往需要多个频率和相位的时钟,于是在FP6^内部出现了一些时钟管理 元件,最具代表性的就是锁相环(PLL)和延时锁定环(DLL)两种电路Is|。 Altera的FPGA中内嵌模拟的锁相环可以通过反馈路径来消除时钟分布路 径的延时,可以用作频率综合(如分频和倍频),也可以用来去抖动、修正占 空比和移相等。 哈尔滨工程大学硕士学位论文 由于Altera的PLL是模拟电路实现的,其对电源噪声比较敏感,所以在设 计PCB的时候,对给PLL的供电部分要做~些特殊的处理。即使在设计中没有 用到PLL也必须给其供电。 锁相环的电源和地管脚分别是VCCA PLL和GN艮PLL。在给VCCA_PLL供电的 时候,不要将其直接连接到数字电源上,由于数字电源的噪声比较大,需要 将VccA和数字电源隔离开,防止数字电源上的噪声串入模拟电源VCCA而影响 PLL稳定的工作。 要隔离VCCA有几种方法,最好的方法是给模拟电源一个单独的电源平面, 把所有VCCA管脚接到该电源平面上。不过,增加PCB层数会增加其成本,考虑 到此问题还可以采用电源岛的方式给VCCA供电。但由于单板的限制无法实现 电源岛,我们采用的方法是从供电电源层通过磁珠对VccA供电,同时还要对 VCCA进行滤波和去耦。实现电路如图3.8所示: Vocl 2V 图3.8 PLL滤波电路 其中磁珠和2.2uF的电容用来滤出一些夕}部的噪声,防止其进入模拟电源 中。而0.1uF,0.OluF,0.001uF电容用来对PLL本身产生高频噪声旁路,防止其 进入模拟电源。这三个小电容应尽量靠近vccA的管脚。 3,2。5 FPGA配置部分 配置,又称为加载或下载,是对FPGA的内容进行编程的一个过程。每次 上电后需要进行配置(Configuration)是基于SRAM2E艺FPGA的一个特点,也可 以说是一个缺点。在FPGA内部,有许多可编程的多路器、逻辑、互连线结点 哈尔滨工程大学硕士学位论文 和RAM初始化内容等,都需要配置数据来控制。FPGA中的配置RAM (Configuration RAM)就起到这样一个作用,它存放了配置数据的内容。配置 FPGA看似简单,但却是在实际系统中遇到问题最多的地方。 根据FPGA在配置电路中的角色可分为3种配置方式: 夺FPGA主动(Active)方式。 夺FPGA被动(Passive)方式。 夺JTAG方式。 需要注意的是Altera FPGA所支持的主动方式,只能够与Altera公司提供 的主动串行配置芯片(EPcs系列)配合使用。我们采用的就是主动串行 AS(Active Serial)配置方式。在被动方式下,由系统中其它设备发起并控制 配置过程。这些设备可以是Altera的配置芯片,单板上的微处理器、CPLD等 智能设备。FPGA在配置过程中完全处于被动地位,只是输出一些状态信号来 配合配置过程。被动方式主要有以下几种: ◆PS(被动串行) ◆FPP(快速被动并行) 令PPA(被动并行异步) ◆PPs(被动并行同步) ◆PSA(被动串行异步) JTAG是IEEE 1 149.1边界扫描测试的标准接口。绝大多数的Altera FPGA 都支持JTAG进行配置。从JTAG接口进行配置可以使用Altera的下载电缆通 过Quartus II工具下载。 本电路采用的是主动串行配置方式(AS)与JTAG配置组合方式,在主动串 行配置方式中,FPGA必须与Altera专用的AS串行配置器件一起使用。AS配置 器件是一种非易失性的存储器,它与FPGA的接口为以下简单的四个信号线: 夺串行时钟输入(DCLK) ◆AS控制信号输入(ASDI) 夺片选信号(nCS) ‘ ◆串行数据输出(DATA) AS配置方式如图3.9所示,在系统上电后,FP6A和配置器件都进入到上电 复位状态(PoR)。这时,FPGA驱动nSTATUS为低,指示其处于“忙”态;同时 哈尔滨工程大学硕士学位论文 驱动CONF DONE为低,表示器件未被配置。当POR过程完成以后,FPGA随即释 放nSTATUS信号,这个开漏(Open-Drain)信号被外部的上拉电阻拉为高电平 后,FPGA就进入了配置模式(Configuration Mode)。 在AS配置中,所有操作均由FPGA发起,它在配置过程中完全处于主动状 态。在该模式下,FPGA输出有效配置时钟信号DcLK,它是由FPGA内部的振荡 器(Oscillator)产生的。在配置完成后,该振荡器被关掉。FPGA将驱动nCSO 信号为低,这就使能了串行配置器件。FPGA使用ASDO到ASDI的信号控制配置 芯片,配置数据I扫DATA管脚读出,配置至UFPGA中m。 Q 图3.9 AS下载配置方式原理图m JTAG接口是一个业界标准接口,主要用于芯片测试等功能。Altera FPGA 基本上都可以支持由JTAG命令来配置FPGA的方式,而且yTAG配置方式比其他 任何配置方式的优先级都高。 JTAG接口由4个必须的信号TDI,TDO,T惦,TCK以及1个可选的信号TRST 构成。其中: 夺TDI用于测试数据的输入。 夺TD0用于测试数据的输出。 ◆TMS是模式控制管脚,决定JTAG电路内部的TAP状态机的跳转。 ◆TCK是测试时钟,其它信号线都必须与之同步。 夺TRST是一个可选信号,如果JTAG电路不用,可以将其连接到GND。 JTAG下载方式在电路调试阶段可以带来很大的便利性,在设计的过程中 我们两种配置方式都采用,实际的电路效果设计如图3.1l: 图3.10 JTAG下载配置方式原理图w 图3.11 AS与JTAG方式同时采用的电路图 其中与原理图图3.10种所不同的是,在实际电路设计中为了保证JTAG方 哈尔滨工程大学硕士学位论文 式中TCK参考时钟信号的质量,除了按照原理图中要求对其下拉外,我们把它 通过一个R、cm联接地,以保证信号质量的完整性。 在设计PCB的过程中要注意DCLK的处理,虽然I)CLK的时钟频率通常不高, 但是在设计溉K时,需要将笼乙K信号当作高速豹时钟信号来楚理。在踅B布线 时,要注意对该信号线的保护,保证I)CLK的信号质量,因为DcLK的上冲、下 冲、振铃或其他噪声都可能造成配置数据的错误。JTAG调试过程中的TCK同样 也需要注意保护。 3.3电源设计 现场可编程门阵列(FPGA)的出现给电路设计带来了极大的方便,目前, 在芯片设计领域也采用FPGA来开发仿真验证平台。这种开发系统的FPCA一 般规模较大,功耗也相对较高,因此,其供电系统的好坏直接影响到整个开 发系统的稳定性。所以,设计出高效率、高性能的FPGA供电系统具有极其重 要黔意义。 3,3.1 FP6A电源指标要求 A.额定电压 FPGA对电源的要求与DSP非常相似。一般需要2.5V,1.8V或L 2 v作 为核心电压,3.3V或2.5V作为I/o电压, B.电压上升时问 为了保证FPGA正常启动,核心电压(VccINT)的上升时间(VCC RampTime) 必须在特定的范围内(Cyclone II系列的FPGA最大上升时间为2ms)。此外, 电压上升必须单调,不允许有波动。某些DC/DC变换芯片,比如我们所采用 的TI的TPS5461X系列可以外部调节电压上升甜间,给设计带来了方便。 C.供电电压顺序 根据A]tera的文档,对于Cyclone II系列FPGA没有电压顺序要求,推 荐所有的供电电压同时上电,否则,可能产生较大的启动电流。设计经验表 明,大部分情况下对于FPGA来说,核心电压先于I/O电压供给是个比较好的 徽法w。 哈尔滨工程大学硕士学位论文 3.3.2电压功耗估计 FPG^由一个未连接的电路单元阵列组成,通过用户编程进行配置。FPGA 的电源功耗一般取决于以下因素:内部资源的使用率,工作时钟频率,输出 变化率,布线密度,I/O电压等,见表3.1。不同的应用,电源实际功耗相差 非常大。 表3.1 FPGA电源功耗因素n” 核心电压功耗因素 i/o电压功耗因素 工作时钟频率 工作时钟频率 逻辑单元使用率 R^M使用率 使用的Uo数目 输出变化率 输出变化率 i/o标准 布线密度 输出驱动和负载 图3.12 Altera的电源估计软件 Altera的电源估计软件是一个初步估计各系列FPGA功耗的一个很好的 工具。利用此工具我们可以得到Cyclone II系列芯片的前期功耗预估计。 这样在设计的过程中就可以做到有的放矢。如图3.12所示,选择对应的芯片 哈尔滨工程大学硕士学位论文 后可以根据所使用的Logic,R^M,I/o等片内资源的数量以及散热条件可以 给出FPGA芯片的功耗预估计。 3,3.3现有的FPGA电源解决方案 根据采用FPGA系列的不同,核心和I/O电压可能是3.3v,2.5V,1.8V 和1.5V,目前总的来说有三种电源解决方案,分别是线性稳压器电源(LD0), 开关稳压器电源(Dc/Dc调整器和Dc/DC控制器,两者的差别主要是内部是否 集成FETs),电源模块。在选择方案时,要求设计者综合考虑系统要求,成 本,效率,市场需要,设计灵活性及封装等众多因素。 A.LDo线性稳压器电源 LDO线性稳压器只适用于降压变换,具体效果与输入/输出电压比有关。 从基本原理来说,LDO根据负载电阻的变化情况来调节自身的内电阻,从而 保证稳压输出端的电压不变。其变换效率可以简单地看作输出与输入电压之 比。 如今很多厂商都有适合FPGA应用的低电压、大电流LDO芯片,比如TI 的TPS755XX和TPS756XX系列为5A电流输出,TPS759XX系列为7.5A电流输 出;Linear的LTl585/A系列为5A输出,LTl581为IOA输出;National的L 蟋1585A系列也为5A输出,并与Linear的LTl585/A系列可以相互替换。LD O芯片所占蟊积仅失j艮个m吐只要求外接输入和输出电容即可工作。 由于采用线性调节原理,LDO本质上没有输出纹波。不过随着LDO的输 入/输出电压差别增大或者输出电流增加,LDO的发热比也会按比例增大,所 以,对散热控制方面要求很高. B.DC/DC调整器电源 别Dc调整器利用了磁场储能,无论升压、降压还是两者网时进行,都 可以实现相当高的变换效率。与线性稳压(LDO)相比,尽管它要求更大的电路 板面积,但对于FPGA这种需要大电流的应用来说却十分理想。由于变换效率 高,因此发热很小,这也使得散热处理得以简化。特别是,与LDO器件相比, 它常常不需要附加一个成本较高、面积较大的散热器。 哈尔滨工程大学硕士学位论文 考虑到Dc/Dc调整器集成有FETs,使用时只需外接一个电感和必不可少 的输入、输出电容,故可以使整个解决方案的空间利用率大大提高。由于是 开关稳压器电源,与线性稳压器电源(LDO)相比,Dc/Dc调整器输出纹波电压 较大、瞬肘恢复时间较慢、容易产生电磁干扰(酬I)。要取得低纹波、低EMI、 低噪声的电源,关键在于电路设计,尤其是输入/输出电容、输出电感的选择 和布局,都有相当的讲究。 目前不少IC厂家都有这种适合FPGA应用的大电流DC/I)C调整器芯片, 最大输出电流达到了9A,比如Elantec的EL7556BC为6A输出,EL7558BC 为8A输出;TI的TPS5461X系列为6A输出,TPS54873为9^输出。 C.DC/I)C控制器电源 Dc/Dc控制器和Dc/Dc调整器的差别主要是没有内置的FETs,因此,它 能够保证设计有很大的灵活性,设计者可以选用有特定导通电阻的外接FET 晶体管,并根据应用的需要调整电流限。这在需要十几甚至几十A电流的特 大规模FPGA开发系统中非常有用。 与Dc/Dc调整器相比,采用这种方案设计,既要选择适当的输入/输出电 容、输出电感,又要选择符合要求的FET,增加了设计难度和总成本。此外, 由于FET外置,占用空间也相对较大。目前Dc/Dc控制器芯片市场上非常多。 比如TI,Linear,Maxim,National等公司都有相应的产品,规格也相当全, 仅Maxim一家就有数十种此类产品,设计者可以根据自己的需求选择合适的 芯片。 D.电源模块 电源模块一般以可插拔的形式给出。就原理上来说,它通常也是个开关 稳压器,所以它的效率也非常高,而且相对于普通开关稳压器,它的集成度 更高,外围只需要一个输入电容和一个输出电容即可工作(这一点于LDO类 似),设计相当简便,特别适合要求开发周期非常短的应用,尤其是原型机的 设计。由于电源模块上集成了几乎所有可以集成的东西,灵活性相对较差, 价格也相对较高。 在设计大规模FPGA开发板电源时,开发者要在系统整体方案的成本,电 路板面积和效率之间进行折中。LDO稳压器为电流输出要求较低的应用提供 了体积小且廉价的解决方案:DC/DC调整器解决方案能够保证高得多的电源 哈尔滨工程大学硕士学位论文 {l il a;jij;;;iiij;;ii;;i‘;iiiii;;ji;;;i;;;■自_■■_ 变换效率。散热简单,是一般FPGA电源的理想选择:Dc/Dc控制器解决方案 设计灵活,输出电流大,是特大规模FPGA开发板的最佳选择;电源模块即插 即用,为FPGA电源设计提供了一种最为快捷的解决方案n"m,。 图3.13电源部分电路设计图 哈尔滨工程大学硕士学位论文 考虑到主要芯片的i/o口工作电压为3.3V,以及整个电路板的功耗。所 以我们采用TI公司TPS546IX系列Dc/Dc调整器芯片的TPS54616(输出3.3V /6^)和TPS54612(输出1.2V/6A),设计了基于FPGA的全景图像处理板电源功 能单元。电源部分电路如图3.13所示。TPS54612的P_『『RGD输出连接了TPS5 4616的SS/ENA引脚,当TPS54612输出电压低于1.08V(正常值的90%)时, P职GD为低,TPS54616处于关闭状态,当TPS54613输出电压高于1.08V时, PWRGD变高,TPS54616开始工作;在关闭电源时,TPS54613输出电压降到1. 08V时,脚RGD变低,关断了TPS54616给I/o供电,使得周边接口先掉电, 从而保证了FPGA核心电压优先于I/0电压的供电顺序,符合一般设计规律。 3.3.4模拟地与数字地的问题考虑 设计电路时就要考虑到如何降低数字信号和模拟信号间的相互干扰。在 设计之前必须了解电磁兼容(EMC)的两个基本原则: 夺尽可能减小电流环路的面积; 夺系统只采用一个参考面。 相反,如果系统存在两个参考面,就可能形成一个偶极天线;而如果信 号不能通过尽可能小的环路返回,就可能形成一个大的环状天线,在设计中 要尽可能避免这两种情况。 在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问 题。信号线跨越了两个地之间的间隙,信号电流的返回路径是什么呢?假定 被分割的两个地在某处连接在一起,通常情况下是在某个位置单点连接,在 这种情况下,地电流将会形成一个大的环路。流经大环路的高频电流会产生 辐射和很高的她电感,如果流过大环路的是低电平模拟电流,该电流很容易 受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时,将形成 一个非常大的电流环路。另外,模撅地和数字地通过一个长导线连接在一起 会构成偶极天线。 了解电流回流到地的路径和方式是优化混合信号电路板设计的关键。如 果必须对地线层进行分割,而且必须通过分割之间的间隙布线,可以先在被 分割的地之间进行单点连接,形成两个地之间的连接桥,然后通过该连接桥 33 哈尔滨工程大学硕士学位论文 布线。这样,在每一个信号线的下方都能够提供一个直接的电流回流路径, 从而使形成的环路面积很小。采用光隔离器件或变压器也能实现信号跨越分 割间隙。对于前者,跨越分割间隙的是光信号;在采用变压器的情况下,跨 越分割间隙的是磁场。 要深入探讨数字信号对模拟信号的干扰必须先了鳃高频电流的特性。高 频电流总是选择阻抗最小(电感最低),直接位于信号下方的路径,因此返回 电流会流过邻近的电路层,而无论这个临近层是电源层还是地线层。在实际 工作中一般倾向于使用统一地,而将PCB分区为模拟部分和数字部分。模拟 信号在电路板所有层的模拟区内布线,丽数字信号在数字电路区内布线。在 这种情况下,数字信号返回电流不会流入到模拟信号的地。只有将数字信号 布线在电路板的模拟部分之上或者将模拟信号布线在电路板的数字部分之上 时,才会出现数字信号对模拟信号的干扰。出现这种问题并不是因为没有分 割地,真正的原因是数字信号的布线不适当。 PCB设计采用统一她,通过数字电路和模拟电路分区以及合适的信号布 线,通常可以解决一些比较困难的布局布线问题,同时也不会产生因地分割 带来的一些潜在的麻烦。在这种情况下,元器件的布局和分区就成为决定设 计优劣的关键。如果布局布线合理,数字地电流将限制在电路板的数字部分, 不会干扰模拟信号。对于这样的布线必须仔细地检查和核对,要保证百分之 百遵守布线规则。否则,一条信号线走线不当就会彻底破坏一个本来非常不 错的电路板。 在将A/D转换器的模拟她和数字地管脚连接在一起时,大多数的A/D转 换器厂商会建议:将AGND和DGND管脚通过最短的引线连接到同一个低阻抗 的地上(注:因为大多数A/D转换器芯片内部没有将模拟地和数字地连接在一 起,必须通过外部管脚实现模拟和数字地的连接),任何与DGND连接的外部 阻抗都会通过寄生电容将更多的数字噪声耦合到Ic内部的模拟电路上。 按照这个建议,需要把A/D转换器的AGND和DGND管脚都连接到模拟地 上,但这种方法会产生诸如数字信号去耦电容的接地端应该接到模拟地还是 数字地的问题。比较测试结果,会发现几乎在所有的情况下,统一地的方案 在功能和EMC性能方面比分割地更优越。混合信号PCB设计是一个复杂的过 程,设计过程要注意以下几点“.,: 哈尔滨工程大学硕士学位论文 ◆将PCB分区为独立的模拟部分和数字部分. ◆合适的元器件布局。 ◆A/D转换器跨分区放置。 夺在电路板的所有层中,数字信号只能在电路板的数字部分布线。 ◆在电路板的所有层中,模拟信号只能在电路板的模拟部分布线。 ◆实现模拟和数字电源分割。 ◆布线不能跨越分割电源面之间的间隙。 夺必须跨越分割电源之间间隙的信号线要位于紧邻大面地的布线层上。 夺分析返回地电流实际流过的路径和方式。 夺采用正确的布线规则。 按照以上分析在设计电源部分PCB时我们并没有将模拟地与数字地分 割,如图3.14所示将AGND与PWERPAD绑到一起,一同按至Ⅱ数字地上。但在 设计PCB的时候要注意避免粗心的将AGND直接连接到数字地PLANE上,AGND 只能单点与数字地相连。如果误连上的话整个电路板的工作会很不稳定,甚 至无法正常工作。 图3.14电源部分模拟地与数字地设计 电路板的PCB设计中散热问题的考虑: FPGA是大功耗的器件致使散热成为一个很主要的一个问题,决定着整个 电路设计的成败。按照技术手册的要求在每个芯片的底部放置了12个散热 孔,如图3.14左图中芯片下方的白色过孔,这些散热孔是与芯片下面的散热 焊盘紧紧相连的,除此之外还在每个芯片附近添加了一些散热孔保证散热良 好,具体情况如电路图所示。 哈尔滨工程大学硕士学位论文 l司时考虑到电磁兼容方面的问题,尤其是噪声通过POND管脚会引入到芯 片内部,所以需要将旁路电容和滤波电感放置在距芯片相应管脚越近越好, 如图3.14中左图所示。 3.4 USB2.0部分 在本系统中我们也设置了高速数据传输USB2.0方案,可以实现图像数据 的采集后传输,传输的目的地既可以是Pc机的USB接口也可以是存储硬盘的 USB接口。考虑到我们对USB传输方案中图像数据为8bit,以及系统设计的 精简化。本系统采用CYPRESS公司的CYTC68013A芯片。 CY7C68013A芯片主要特点包括: ◆集成了一个USB2.0收发器,一个增强型符合工业标准的8051微处理 器。 ◆低功耗:芯片的耗电量很低,lec不大于85mA,也就是说该芯片的功 耗小于0.3W。 ◆16l(B的片上指令/数据RAM ◆8位的外部数据接口 ◆3.3V接口电压,但可以在5V情况下工作 ◆集成的12c总线控制器,可以工作在IOOKHz和400KHz频率下 ◆4个集成的FIFO,可以作为数据缓存 夺该芯片可以工作在两种模式下:1.全速模式:在该模式下速度为12M bps。2.高速模式:在该模式下速度可以达到480Mbps。 ◆CYTC68013A还需要外接EEPROM作为数据和程序初始化用,采用一片 24L02就可以满足要求“”。 USB电路设计中的一个阀题: USB支持动态带电插拔,由于USB接口插入过程引起的电压突降是一种不 确定的瞬时状态,例如几十纳秒的电压突降,所以有可能使芯片或者单片机 不完全复位,从而工作不正常。在USB设备插拔的过程中,确保芯片和单片机 的电源电压保持不变需要在USB插座前串接限流电阻或电感,并在USB插座电 源上并联储能用的电解电容。具体实现如图3.15所示: 41 哈尔滨工程大学硕士学位论文 jJ k—m哥目■——■■——‘|i—一 图3.15 USB接口稳定性设计 PcB设计部分需要考虑的内容: 在所有数字电路设计系统中时钟信号都是系统运行的基础,USB芯片同样 对时钟的稳定性要求较高,稍有不稳定就会影响USB传输甚至不工作。如果只 是个人做USB实验,仍然能够在99.9%的情况下正常工作。如果是做批量产品 的生产,那么就应该注意PCB的布线以提高稳定性,争取在设计阶段把问题直 接消灭在萌芽里。 图3.16时钟及USB差分信号设计 哈尔滨工程大学硕士学位论文 如图3.16左图所示,从晶振出来的两个时钟信号需要注意等长,同时还 要注意对时钟信号线的保护,采用的方法就是将时钟信号线用地层或地平面 保护与其它信号隔离。USB接口的一对差分信号虽然具有一定的抗干扰能力, 但是在设计的过程中还是要对其进行充分的保护,保证其周围没有干扰源。 同时对于差分信号还需要注意其等长,我们可以利用PRcrrEL99se自带工具来 查看线长是否满足要求。结果如图3.17所示 L 卧 巷『《¥。 酽≥.”隧 ,蒜 ∞阳L肛 Signal Laye士薯0nly Length:904 mils Signal La,c,rs o.Iy Iength:924-ils 图3.17信号线等长检查 可以看NUSB接口的两个差分信号线基本满足了等长的要求,使数据在传 输的过程中有较好的信号质量。 3.5图像采集显示芯片设计 3.5.1 SAA7114电路设计 图像采集芯片是整个系统处理数据的来源,考虑到显示输出及处理的方 便我们采用了功能较强的Philips公司的图像解码芯片SAA7114,SAA7114 主要应用在带有数字图像VGA接口控制器的环境下。 s从7114同时还有以下特点: ◆6路模拟信号输入,内部模拟信号源选择器。例如信号输入端可以作 为6个CVBS信号输入或2个Y/c与2个CVBS或一个Y/c与4个CVBS 输入。 ◆2路采用不同cMos结构的带有内置反锯齿滤波器的模拟信号预处理 通道。 ◆对予选通信号可进行完全可编程的静态或自动反馈控制。 夺2个9位的图像cM0s模数转换器。 夺集成了与“ITU 601”协议标准兼容的LLc时钟信号发生器。 ◆集成了为来自于各种标准和非标准视频源的同步和时钟信号而准备 的数字PLL(锁相环)。 哈尔滨工程大学硕士学位论文 夺只需要一个24.576MHz的晶振, 就可以满足所有视频输入标准。 ◆行同步和场同步信号检测。 ◆自动检测50Hz或60Hz场信号, 并且自动在PAL与NTSC信号之间转 换[7]。 除此之外SMl7114还具备Video Scaler功能,通过该功能我们可以选择 感兴趣的图像数据部分进行处理,而对于不感兴趣的部分就将其去掉,该功 能可以通过芯片初始化配置阶段配置。 s从7114也同样是3.3v数字接口,可以承受5V数字输入和i/o接口。 在设计SAA7114芯片周围点路的时候主要需要注意的问题就是模拟地与数字 地的处理,基本的原理我们已经在3.3.4节中介绍过了,这里就不在说明了。 在设计中最理想的情况就是可以有~个单独的模拟地平面,但是考虑到 电路板布线资源的实际情况,我们还是采用了一般常用的解决方案,即将模 拟地与数字地通过0欧电阻相连。并且按照产品的datasheet建议,将芯片 的数字电源与模拟电源通过磁珠与整个3.3v数字电源隔离开,实现方案如图 3.18所示: ·。一一J‘… 。 ·‘ ,· 图3.18模拟地与数字地设计 在设计PCB的时候需要仔细的设计电路中的电流流向,保证电路的正常 运行。如图3.19所示为了保证电路中模拟信号的质量对电路板作了表面敷铜 处理,左边被割开的部分就是模拟地,而且芯片的左边部分基本上都是模拟 信号,这样设计就可保证模拟信号有良好的返回路径。而右边基本上都是数 字信号从图中可以看到所有的数字电源管脚VDD都与lOu的去耦电容相连, 保证电源与地之间有较低的阻抗。 哈尔滨丁程大学硕士学位论文 图3.19模拟地与数字地设计PCB图 从图中也可以看出0欧电阻放在了模拟与数字的交接处,也是出于有良 好的信号返回路径的考虑,同时也没有跨越模拟地与数字地的信号存在。 3.5.2 8AA7105电路设计 在许多图像处理系统中,需要将经过处理的图像显示出来,如果采用传 统的办法将图像数据传回电脑并通过显示器显示出来,那么在传输的过程中 就需要嵌入式系统的CPU不断的对所传输的图像数据信号进行控制,这样就 造成了就CPU资源的浪费,同样系统还需要依赖电脑,降低了系统的灵活性。 如果采用FPG^,对图像显示进行控制,数据流只需要在整个系统的内部流动, 而不需要依靠计算机,使现了系统的最小化,大大减少了电路板的尺寸,增 强了系统的可靠性和设计的灵活性。vGA接口同样也是LCD液晶显示设备的 标准接口,通过vGA控制LCD可以使整个系统变得小巧和便携,使褥应用的 范围大大扩展。 s从7105就是一款支持普通视频信号输出方式和vGA输出方式的编码芯 片,他的主要特点如下: ◆只需要一个271m-1z的晶振,就可以满足各种输出方式。 夺最大像素时钟85},Btz。 哈尔滨工程大学硕士学位论文 夺热插拔检测功能。 夺支持分辨率最高可达1280X 1024显示频率60Hz的VGA输出方式。 夺内嵌三个数模转换器支持cvBS(BLUE,CB),VBS(GRE刚,CVBS)和C (RED,cr)以271dHz和10Bit方式输出。 夺快速12c总线接口(400I(Hz)m。 此外SAA7105还有很多与SA97114项类似的功能这里就不在多做介绍了。 图3.20模拟地与数字地设计 S从7105的模拟地数字地处理方式和SAA7114一样都是采用磁珠将电源 从3.3V上隔离开来。模拟地和数字第通过0欧电阻单点相连。SAA7105在设 计的时候还有几个地方需要注意,由于模拟信号是由芯片产生其需要外加一 图3.21模拟地与数字地设计PCB图 个丌型滤波网络,所以在PcB设计的时候要注意将滤波电路放到距芯片较近 的地方,以起到良好的滤波效果。如图3.2l所示,所有的模拟电路都在图中 II———若●岛宣薯皇昌宣哈;尔昌滨;工宣程i大皇学■硕■士‘学■位论■文■——■■■■■目—■●_ 的模拟“岛”中。 3.6存储电路设计 3.6.1 SRAM电路设计 SRAM以其读写控制方式简单,读写速率高的特点成为作为图像处理方案 中图像缓存的选择。 SRAM(Static Random Access~temory)即静态随机存储器,其每一个完整 的存储单元都是一个双稳态电路,能够被驱动而处于0状态或1状态,并且 在去掉驱动激励后,仍然可以保持这种状态。所以它不用刷新,只要不断电, sRAM内数据就会一直保持,所以访问速度很快。目前在芯片设计过程中,经 常被用到的SR.^II,其每个存储单元具有6个CMOS晶体管。 我们采用的是ISSI公司的IS64LV51216芯片。其主要特点如下: ◆高速响应一响应时间为8ns,lOns和12ns几种。 ◆基于COMS的低电压需求。 冷低功耗。 夺TTL兼容接口。 夺3.3v电压供电。 ◆完全的静态操作,不需要刷新。 …WE夺三态输出n”。 表3.2 sRAM控制操作真值表“” 模式 CE OE 历 面 I/0pI/07 I/08一I/015 y∞电流 无操作 X H X X X HI—Z HI—Z 输出 H L H X X HI—Z HI—Z I徉 禁止 X L X H H HI—Z HI—Z H L L L H D" HI-Z IⅨ 读操作 H L L H L HI-Z ‰ H L L L L D" ‰ 写操作 L L X L H Dn HI—Z I∞ 47 哈尔滨丁稃大学硕士学位论文 L L X H L HI—Z D埔 L L X L L Dw D肼 表3.2中H卜Z是高阻态,D。是I/0口的输出状态,D。是I/0口的输入 状态,I。是额定静态电流。 由表3.2可以看出,当将cs和oE置低时,若l『E为高电平时标志可以从 SRAM中读出数据,若髓为低电平时标志可以写数据到SRAd4中。LB和UB用 来指定将数据写入到SRA^I的低8位或高8位,或整个16位字(从SRAlIl中读 数据同理)。当oE为高电平时,输入输出为高阻态。 表3.3信号说明 WE 写使能(低电平有效) CE 片选信号(低电平有效) OE 输出使能(低电平有效) LB 地位选通信号(低电平有效) UB 高位选通信号(低电平有效) I/O 输入输出 1.sRAM读时序关系: ^黜 琵 一琵琵琵 厨 一M晰 旒:璺聊Ⅲ 二米 ≥∈ f-t^^ ’ —■—+ 一tOHA * * L●一tooE ’- 朱k —tLZOE }· 乒 - IHZOE k饨仁== —4^cE—' L.-t—zcE一 * 哪.zt四仁 一tB^_ tRC 井 ‘一 , 、 、 一, (DATAVALID 蛔 ’ ) II }-tPu彤一 I卜t阳—■oI ~:二.~ 图3.22¥RAM读时序关系m, 48 哈尔滨工程大学硕士学位论文 2.SRA^I写时序关系: 一 ^ 鹋 琵 醒窿 一酒 ~~ ≥∈ VALID ADDRESS ≥仨 ts^ 一’f‘ 太 。 ● ) 气 *.aCE CAW i丽 -一 - tH^ 歹 ● 多己 _-——————一tP日*———————.- )、 7一 、嘲到NⅢ“ DATA UNDEFINEI ●一tLmE—_。-d l, }'‘一t8D———。’ ‘·‘一tHD—I一 咖 >|<DATAmVAuo)l< ●■L…一 图3.23 SRAM写时序关系n” 根据真值表和芯片的时序图就可以对芯片进行读写控制操作。 SRAM的芯片的片选信号要注意用一个上拉电阻上拉。同时在设计PCB的 时候,因为芯片的读写速率很快。要注意数据线和地址线的等长原则。在设 计的过程中要人为的控制连线的长度,如图3。24所示由于芯片上面的管脚距 FPGA管脚较远所以我们把芯片下面管脚的连线加长以起到等长的效果。 图3.24地址数据线等长设计 哈尔滨工程大学硕士学位论文 3.6.2 SDRAM电路设计 SDRAM存储器是大容量数据处理电路的重要组成部分。随着数据处理技 术的进一步发展,对于存储器的容量和性能提出了越来越高的要求。同步动 态随机存储器SDR瑚(Synchronous Dynamic Random Access Memory)因其容 量大、读写速度快、支持突发式读写以及相对于SRAM低廉的价格而得到了广 泛的应用。sDRA|If的控制比较复杂,其接口电路电路设计是关键。在本电路 中SDRAM是作为SRAM图像缓存的补充。我们需要其存储量大的特点以解决图 像处理过程对存储空间的需求问题。 这里我们先介绍一下Micron公司的盯48LC4M3282的特点: ◆工作在3.3V电压下。 夺所有器件管脚都与LwTL接口兼容。 ◆所有的输入和输出操作都是在时钟CLK上升沿的作用下进行。 ◆通过UDQM或者LD伽来实现数据延时功能。 夺内部有4个bank可进行操作。 ◆自动刷新功能,刷新周期为64ms。 夺可编程的猝发类型、猝发长度。 夺可编程的CAS延迟为2个或3个时钟周期“,。 表3.4 SDRAM控制操作真值表“一, 名称(功能) CS#R^S#CAs#珊!}}D(瑚 AOOR 无命令(NOP) H X 无操作(NOP) L H 激活(选择bank和激活ro曲 L L 读(选择ba咄和colu蚰,并开 L H X X X X H H X X It H X B;ank/R L H L/H8 B,1nl,./C 始突发读操作) 写(选择baIll【和col咖,并开 L H L L L/H8 Bank/C 始突发读操作) 突发读写操作结束 L H H L X X 预冲(取消r呻和c01咖n选 L L 择) H L X Code 哈尔滨工程大学硕士学位论文 自动刷新(进入自刷新模式) L L L H X X 再如模式寄存器 L L L L X Op--Code 输入输出使能 一 一 一 一 L 一 禁止写操作/输出高阻 一 一 一 一 H — SDR棚电路的设计与SRA^l电路设计类似,都是要注意到到告诉信号的传 输保护问题和地址数据线等长。图3.25为SDE.AM的典型读操作。 ; : tRP COMMAND o三×:_j叵×戛×j■爱吲j)巧■@霹X ADDRESS感露弦勉铉勿铉勿罐譬吻铉物蜜雹 o。—#—o——蓥瑟意登冀鍪蛩篷嚣卜L—__ CAS Laten<yc 2 图3.25 SDRAM的典型读操作 图3.26 SDRA^l信号上拉 此外SI)P,/蝴的CS#,RAS:}},CAS#,wE#信号需要用上拉电阻拉高,以保证 5l 哈尔滨工程大学硕士学位论文 电路的正确读写操作,如图3.26所示。 3.7本耄小结 本章是整篇论文的重点,结合前面介绍的相关知识,我们仔细的介绍了 FPGA相关部分电路的设计方法以及电源电路设计的考虑,并且提供了相应的 图例。同时我们还介绍了其他部分的电路相关设计要点和芯片特点。本章所 设计的内容就是电路板的硬件环境,为以后的FPGA电路调试奠定了硬件基 础。 电路设计完成后各个板层图片如图3.27、图3.28、图3.29、图3.30所 示。 哈尔滨工程大学硕士学位论文 图3.28 Layet3 图3.29 Layer6 53 图3.30 Layer8 哈尔滨工程大学硕士学位论文 第4章视频编解码芯片初始化设计 由于SAATll4的各工作寄存器是挂在12c总线上的。因此,在阐述 SAA7114的配置前,先介绍I℃总线的工作时序。I℃(Inter--Integrated Circuit)总线是由PHILIPS公司开发的串行两线式总线,自80年代产生以来, 由于其简单性和可靠性,而被广泛应用于集成电路(IC,Integrated—Circuit) 及外围设备。 4.1 1 2C总线的特点 I'C仅需要两条线工作。串行数据线(SDA,Serial Data Line)和串行时 钟线(SCL,Serial Clock line),设备通过软件编址,或为主设备,或为从 设备,通过唯一的地址连到12c总线上。作为主设备或从设备,这取决于其 在某时刻所起的功能,由主设备发起数据传输。在标准模式传输中,串行8 位传输方式和双向传输方式能达到lOOKbit/s的速度,在快速模式传输中, 能达到400Kbi t/s。 12c定义了严格的电气接口规范,对不正确的数据进行丢弃,以及使用上 的简单化。串行数据SDA和串行时钟SCL线都是双向线路,通过一个电流源 或上拉电阻Rp连接到正的电源电压+VDD,当总线空闲时这两条线路都是高电 平。连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的 功能连接到相同总线的IC数量只受到总线的最大电容400pF限制。如果总 线线路的负载电容升高,位速率将逐渐下降。总线规定使用非标准电源电压, 不遵从I℃总线系统电平规定的器件,必须将输入电平连接到有上拉电阻Rp 的VDD电压。 4.2 12C总线工作原理 由于I℃总线是多主控制总线,即连到12c总线上的主设备可以有多个。 通常主设备为微控制器,本文中对SAATIl4的配置是采用FPGA作为主设备, 哈尔滨工程大学硕士学位论文 通过SAA7114的I℃接口对其进行初始化的。以下对12c总线工作原理的讨论 以两个连到I'C上的微控制器为例。 数据传输过程如下; 当A控制器传输数据到B控制器时,此时,A控制器发起传输,则为主 设备,B控制器为从设备,传输步骤为: 1)A控制器(主设备)寻址B控制器。 2)A控制器发送数据(主传输)到B控制器(从接收)。 3)A控制器终止传输。 当B控制器传输数据到A控制器时,此时,B控制器发起传输,则为主 设备,A控制器为从设备,传输步骤同上,只不过方向向反。 总线由串行数据线(SDA)和串行时钟线(SCL)构成。12c总线在传送数据过 程中共有三种类型信号,它们分别是:开始信号、结束信号和应答信号。 ◆开始信号:SCL为高电平时,SDA由高电平向低电平跳变,标志开始 传送数据。 ◆结束信号:SCL为高电平时,SDA由低电平向高电平跳变,标志结束 传送数据。 开始和结束信号产生的示意图如图4.1示: S馘 SCL 鲫岍㈣ SCL 瓣㈣№ 图4.1开始和结束信号t., 在串行数据线上传输的数据必须是以8bits为单位,每次传输开始后的 传输多少个8bits的字节则没有限制。但是,每传输一个8bits的字节,一 般必须插入一个应答位。 数据传输是以字节的高位(MSB)在前(如图4.2示)。 哈尔滨工程大学硕士学位论文 一1、![]C][::[]口厂弋二)[][二: I I№8■村n州喇舯IT州 鼋 图4。2传输与中断 如果未传完一个完整的8bits字节,从设备被中断,从设备则将串行时 钟线拉低,强迫主设备进入等待状态。等从设备准备再次接收数据时,则释 放串行时钟线。为保证数传输的可靠性,应答信号一般是必须的。应答时钟 脉冲由主设备产生,当传完一个8bits的字节后,主设备产生一个应答时钟 脉冲,并且释放串行数据线(将串行数据线拉高),从设备在应答时钟脉冲期 间,将串行数据线拉低,以示应答主设备,此次8bits数据传输成功。如果 从设备忙。不能接收数据,则在应答时钟期间,将串行数据线保持在高电平 状态,以示没有应答,主设备在检测到没有应答后,或者产生停止信号,以 终止传输,或者重新产生开始信号,以再次发起数据传输。数据传输中的应 答信号示意图如图4.3示。 D^他OU钉’L玎 BYTRANSMrrTER D^T^omLrr BY RECElvER SCLFROM 轴ASTER 麓 图4.3应答信号 完整的I℃数据传输示意图如图4.4示。 57 哈尔滨工程大学硕士学位论文 图4.4完整读写周期 传输起始条件后,发送一个7位的从地址,占第一个数据字节的高7位(由 于传输是先MSB位),再发送一个读写标志位,占第一个数据字节的最低位。 读写标志位为‘0’表明是向从设备写数据,为‘l’表明是向从设备读数据。 数据传输的结束信号由主设备产生。在起始条件和结束条件之间,主设备可 以重复产生多个重复开始信号(Repented Start Condition)后,寻址不同的 从设备,完成与多个从设备的数据传输“-.m。 4.3 S/La,7114芯片配置 SAA7114的工作方式需要配置,S从7114集成了12C接口,其初始化由内 部的12c总线来配置,配置方法大体可以分为两种,一种是编写Verilog—HDL 语言来模拟12c时序来配置SAA7114的各个工作寄存器,一种是使用单片机 来对SAA7114的各个工作寄存器进行初始化,我们所采用的就是用 Verilog-Im)L语言来模拟I℃时序来配置SAA7114。 SAA7114的工作寄存器设置: -.Wfb“00—m. L—一∞tr∞dⅧ——一J ‘IIby-+嗣扣∞■皇I口e’—幢拼 图4.5 SAA7114配置过程 对于SAA7114的配置任务就是模拟12C时序.在上电的时候,对SAA7114 的工作寄存器写入相应的值,按照设定的模式工作。本文中仅需要12C总线 哈尔滨工程大学硕士学位论文 I ●i;;;;iiiii;iiiiiiii;ii■E|ii■■■jiiiii|i;■■ii一 的写操作。12c工作原理在上一节中已介绍。对SAA7114的写操作过程如图 4.5所示。 SAA7114的地址从OOH开始,其中lhH to 1EH、20H to 2FH、3BH to 3FH、 5FH、63H to 7FH、FOIl to FFH均为保留地址,没有用到,OOH、1FH、60H“62H 为只读寄存器,只有以下寄存器可以读写:OlH ̄05H(前端输入通道部分), 06H to 19H(解码部分),40H to 5EH(常规分离数据部分)。其它部分我们 并没有利用,也就不表述了。 表4.1 S从7114的寄存器m 视频解码; Olh to 2Fh Olh to 05h 前端输入通道部分 06h to 19h 解码部分 lhh to 1Eh 保留 lFh 视频解码状态字节 20h to 2Fh 保留 音频时钟发生器:30h to 3Fh 30h to 3hh I音频时钟发生器 3Bh to 3Fh I保留 通用VBI数据分离:40h to 7Fh 40h to 5Eh VBI数据分离 5Fh 保留 60h to 62h VBI数据分离状态 X接口,I接口及scaler:80h to EFh read and write read and write read only read and write 一 read and write 我们设置的参数是使SAA7114工作在PAL模式下的默认值,没有使用的 电路功能单元的子地址并没有列出。 哈尔滨工程大学硕士学位论文 表4.2 SAA71 14寄存器的子地址及相关设定值”, 子地址 PAL"I-作模式默认值 设置值 说明 OOH OIH 02H 03H 04H 08H COH 10H 90H Read only 08H C删 l明 9删 05H 90H 90H 06H EBH啜l 07H EOH 咖 08H 09H 0AH 98H 40H 80H 98H 4伽 8明 OBH 0CH O阴 44lI 40}I OOH 4411 4咖 OOH 0ⅡI 81H 81H OFH 2AH 2^H 10H 06H 06H 111"I T0 14H OOH 00H 15H 16H 17H 18H 19H 1^ll T0 1阴 llH 11H FⅢ【F圈 40H 4伽 4叫40H 8伽 8伽 00H OoH IFH 40H 40H 4佣 Read only 41H 1D 57H FFII FFH 58H 00H 59H 47H 5^H 06H 5BH 83H 5CH栅5FH 00H 60H 6111 62H 哈尔滨工程大学硕士学位论文 00H 47H 06H 83H 00H Read only Read only Read only 4.4基于FPGA的1 2C总线初始化配置 FPGA的设计输入方法有很多种, 其中主要有文本形式的输入方式(如 Verilog-HDL),原理图设计输入方式, 存储器数据文件,第三方EDA T具产 生的文件(如yQM)等。 由于Verilog-HDL中无法综合ROM,所以采用原理图设计输入,存储器 数据文件,Verilog—HDL设计输入相结合的方法。如图4.6所示。 图4.6 12c总线初始化配置原理图 SAA7114的寄存器配置文件通过}.mif格式的配置文件下载到FPGA中成 为ROM的固化内容。 6l 哈尔滨工程大学硕士学位论文 本文中的12c总线控制器只应用了Master控制方式,所以对Slave方式 就不做介绍了。 根据12c协议中传输过程的特点,12c模块可以划分为字节发送模块、字 节接收模块、开始条件模块、停止条件模块。其中,字节发送模块、开始条 件模块和停止条件模块为基本模块。在开始条件模块中,因为需要发送从器 件地址,所以要调用字节发送模块。 下面给出用Verilog—HDL语言实现字节发送模块的状态机描述,如图4.7 所示。 assign SOA_OUT=te耵p_sda; assign SCL_OUT=temp_scl: assign ACK_n=temp_ACK_n: assign sda_en=temp_sda en; assign over=tamp_over; 以上Verilog-,HDL程序段是将寄存器型变量转换成网线型变量。在图 4.7中Send,delay l,delay_2,send_fin,Aek_wl,delay_Ack,Ack_w2,Ack, Finish—delay,Finish_Ack都是状态机所处状态,随着输入信号和内部条件 的不断变化而发生状态改变。 需要注意的是程序中SDA_OUT,SCL_OUT为输出信号,SDA-IN为应答信 号,sda_en是对SDA_OUT和SDA_IN进行切换的信号。I℃总线具有SDA和SCL 两根信号线,所以在整个模块设计中,把SDA_OUT/SCL_OUT和SDA_IN作为 两组信号。 当需要向外部SDA信号线上输出信息时,SDA_OUT连到SDA信号线上; 当需要从外部SDA信号线上读入信息时,置sDA』UT成高阻态,SDA_IN连到 SDA信号线上。sda en信号作为这一过程的切换信号。 在程序中定义了一些状态信号:ACK n、over。其中,ACK_n信号判断从 器件是否对发送的信号给予了应答。over信号判断字节是否传输完毕。这些 信号可以传递给上一层设计模块,以控制程序的流程。为了使12c总线能够 有效地通讯,必须考虑信号的建立和保持时间,所以程序中设置了相应的延 时部分。 哈尔滨工程大学硕士学位论文 if delay counter(=delay_counter+l temp_scl<=l 图4。7 12C总线控制器状态机 在仿真时采用的是()uartus II仿真工具中的timing仿真功能,也就是 说采用的是综合以及布线后仿真,所以仿真结果较接近实际电路运彳于状态, 可信度较高。 将图4.8和4.9所模拟的12c总线时序与12C总线协议中相关要求进行比 较,满足I℃总线的时序要求。对各个模块进行多层次处理,形成I℃总线模 块。 哈尔滨工程大学硕士学位论文 图4.8 I℃总线时序仿真图 图4.9 12c总线时序仿真图 4.5本章小结 本章在介绍了12C总线的特点,12c总线的工作原理以及SAATl 14的初始 化配置基础上,介绍了基于FPGA的I℃总线控制方法,使系统在前几章的硬 件基础上实现了初步配置和运行条件。此外SAA7105的配置方式与SAA7114 的方式只是在配置文件上有所不同,方法和过程几乎一样,这里就不再多作 介绍了。 64 哈尔滨工程大学硕士学位论文 第5章FPGA系统调试 5。1调试方案 由于设计的电路板还没有完成制板,所以我雷]在第4章中所设计图像采 集及显示控制模块的正确性需要在现有的FPGA实验板上完成,在现有的基础 上调试成功后也可作为对所设计的电路板的验证调试方案。 在调试中我们设计了两种调试方案,两个方案都是针对图像采集与显示 控制的。其中方案2的设计思路可以参考参考文献[34],该文章是本文作者 所发表的一篇论文。 调试方案: 1.通过实验板上的FPGA对图像采集芯片以及图像显示芯片进行初始 化,图像数据由PAL制式的CCD摄像头提供,由图像解码芯片转换成 数字图像后,采集到FPGA中然后再通过FPGA将数据发送给图像编码 芯片,由编码芯片将数字信号转换成模拟视频信号,通过视频采集卡 即可验证输出结果的正确与否。 2.通过FPGA下载线将一段小图像数据固化到FPGA中,当然下载的图像 数据是不可能与实际图像数据大小相同,因为FPGA片内没有这么多 的存储空间。然后通过基于FPGA的VGA接口控制器将这段数据读取 并通过带有VGA接口的显示器显示出来。 两种方案包括了图像采集与显示的基本方法,对于后续的全景数字图像 处理起到基础铺垫作用。 5。2调试结果 方案I: 资源耗费情况: 如图5.1所示,在方案l中,我们采用的实验板的芯片是EPICl2,片内 有12060个逻辑单元,其中两个I℃总线控制器一共占用了大概260个逻辑 单元,视频芯片初始化数据占用的是片内memory单元,占用了1024bits, I 哈尔滨T)工程il大学硕士学位论Il文l Ii;|Ii。_。_。ii。-;●._一_ 不到片内memory容量的百分之一。同时还使用了一个PLL来产生I℃总线控 制器所需要的时钟信号。 箩’重h纯t&5,4 6*’”。*~豁R“盔蕾t讯i j缸。筘l§?碰:始妫静。?””秽 耋奄u.rt锻ⅡVF缸蛳 5,i B试“216 03,06,鲫D6 sP 2对^d_l V畦si憾’ +Reviji∞x∞· 12c“0黯^ ;t旷h札‰i姆蟹-·王2cJ姬E吐 一 麓 I Fnily Cyclone }‘ i Bevic· zPicl2q240c8 爰 ;T,.mlng眦吐s 班m 凑 l Met timing requiremends蜘 瀵 §TotLl“舀c elemen,ts 怒嚣”豳 F totd 西“ 。35virtubal Ⅲ㈣¨ 2∞/塌050 C 2 x) o 凌 《秦 参t“Il m¨。ry b“s l,024/239,61B(《l#) 囊 惑b号d P蜘;。3。知#。贰。盖‘妻2”(v50善}扩。m…,岛坤瓣,。%4鬟《,。。哦麓 图5.1资源耗费情况 图5,2调试效果图 电路调试结果实际照片如图5.2所示,图像数据由CCD采集然后连接到 哈尔滨工程大学硕士学位论文 实验板上的视频输入端,由视频解码芯片将模拟图像数据转换成数字图像数 据并由FP(;A负责控制采集。FPGA同时又将采集好的数字图像数据发送给图 像编码芯片,图像编码芯片将数字图像数据转换成模拟图像数据。然后传输 给Pc机上的视频图像采集卡。在显示器上看到的就是CCD摄像头所采集的图 像数据。 方案2: 资源耗费情况: 爹黼戳篙㈨孵㈣—”磁鬣。i静4镀i溢镒7语:≮拍。2衙一’豫臻 QuotasⅡVersion 8鼍柙ision珂铺o },I旷1w吐酞i姆g∞t 5.t Build 216 03扣S/2008 SP 2 sJ Pull Version-4 ≈F舫,ly 。Device }。 i Timing Models 4甜tt timing requir蛳ents 吼吼黧掣l|i}。 船 ‰、Totd Iodc eleeents 134/12.060(1“*) 萋lotd pins 7/173(4*) §孙td诚rhal pin# o 一 鎏J 篓ZotaZ m矾。珂bI乜 195,608/239,瞰8 s(“02鼍≯ t爱悠‰赫黝溅罐坯苎』翼0矗瓤貔蕊豳溉渤 图5.3资源耗费情况 在图5.3中可以看到,在VGA控制接口中耗费的资源同样也不是很多, 当然这是因为目前既没有作复杂的图像处理或者图像格式转换工作所致。但 在图5.3中可以看到在方案2中对于片内memory单元的耗费就很大,用到了 百分之80以上,这是因为我们在FPGA片内下载Y4,图像的原始数据,从这 也可以看到图像处理对于存储资源的耗费是很大的,这也说明了我们之所以 采用大量存储芯片的原因。 如图5.4所示由于原始图片格式较小,所以我们通过控制使VGA图像控 制器重复读写同一地址的数据的方法来满足VGA显示器所要求的图像源。 图5.4调试效果图 5.3本章小结 在前面几章的基础上,我们采用Altera公司的FPGA开发调试环境 Quartus II对第四章的内容进行了调试,实验结果良好,达到了设计目的, 为后续的图像处理工作奠定了良好的基础。 结论 本文在可编程技术的基础上,根据视频信号原理和高速电路设计原理, 设计了FPGA图像处理硬件平台。通过查阅资料,分析了实时图像处理技术的 特点,确定了基于FPGA的电路设计方案。 基于FPGA并行处理优势使得其在处理大数据量的实时图像方面有很大 的应用前景。传统的基于PCI接口的图像采集卡速度慢,功能简单,灵活性 差;与传统的图像采集卡相比,专用的数字信号处理芯片的硬件结构采用了 程序与数据空间相分离的哈佛结构,并行处理能力有所提高,但对于高分辨 率,高帧率的实时图像,则不能达到实时性,因此,本文采用了大容量的FPGA 来做为实时图像处理平台的核心,利用可编程器件的并行和灵活的优势,来 实现图像的实时处理。 本文根据数字电路设计及FPGA电路设计的一般原理,对FPGA电路的设 计过程作了详细的说明。其中着重介绍了采用了FBGA封装的EP2C35芯片的 电路设计要点,PLL的设计的注意事项,下载配置功能的设计方法,电源功 能模块的设计思路。同时对FPGA芯片外围器件电路的设计也作了相应的介 绍。该电路板的设计目的就是为基于FP6A的全景图象处理搭建一个稳定的平 台。 视频采集部分采用了PHILPS的SMk7114芯片,其作用是为进来的PAL 制的模拟视频图像进行^/D转换,即对实时图像进行数字化,根据我国的PAL 制的全电视信号格式对其进行了配置,并给出了详细的配置原理和配置流程, 供后续处理。 文章的最后还对图像采集显示控制功能模块进行了硬件调试取得了良好 效果,达到了实验目的,为后续的工作打下了良好的基础。 哈尔滨工程大学硕士学位论文 参考文献 [1] Altera Corporation,Data Sheet of cycloneII Device Information, 2003:10—25,75—86,102—123,421—453P [2] Altera Corporation,Altera Device Package Information,2002: 154—168P [32 Altera Corporation.ep2c35.datasheet,2005.10:1—30P [4] Altera Corporation.Quartusii handbook,2005.10:125—145P [5] Altera Corporation,Avalon Interface Specification,2005.5: 12-i3P [6] Altera Corporation,cyclone Device Han曲ook,2005.8:12-15, 26—29.75-87P [7] Philips Corporation,S从7114.datasheet,1999.7:卜3,45—48P [83 Philips Corporation,SAA7105.datasheet,2002,7:卜3,68—69P [93 The 12C-bus specification,version2.1,2000.7:12—19,16P [io] Altera,The Programmable Logic Data Book[砌,2000:69—71P [11] Micron Corporation.MT48LC4M3282.datasheet,2001:卜3,56—58P [12] IntegratedSilicon Solution Corporation,IS64LV51216.datasheet, 2005:卜3.72—73P [133 [14] cYPRESS Corporation.CY7C68013A.datasheet,2006:1—3,34-35P A肋 Corporation. Vantis,High—Speed Board Design Techniques,1997:l一8,68—69,7P [15]Altera Corporation.Altera器件高密度BGA封装设计,2005: 卜5,12_14页 [16]TI Corporation,TPS54612.datasheet,2005:1—5,25—27P [17]TI Corporation,Po’rer Management Reference Guide for Altera FPGA,2005:34—37P [is]TI Corporation,Power Management Selection Guide,2006:18P [19】TI Corporation。PowerPlay Early Power Estimator User Guide,2006: 哈尔滨工程大学硕士学位论文 29P [20]Brian Young,Digital Signal Integrity—Modeling and Simulation with Interconnects and Package,Prentice Hall,2001:15—18P [21]Stephen H.Hall,High-Speed Digital System Design,JOHN WIL日/ &SONS INC,2000:24-28P [22]Johnson&Graham,High—speed Digital Design,Prentice Hall, 2001:26-28P [23]吴自新.全景视觉系统设计与图像处理技术研究,哈尔滨工程大学硕士 论文,2006:1-8页 [24]吴继华.王诚,Altera FPGA/CPLD设计(初级篇),人民邮电出版社, 2005:19—2l,15-19页 [25]吴继华.王诚,Altera FPGA/CPLD设计(高级篇),人民邮电出版社, 2005:289—292页 [20]夏宇闻.Verilog数字系统设计教程,北京航空航天大学出版社,2003: 16—19页 [27]何立民.12C总线应用系统设计,北京航空航天大学出版社,1995,12: 38—39页 [28]阎石.数字电子技术基础,高等教育出版社,1998.12页 [29]J.Bhasker.徐振林.Verilog HDL硬件描述语言,机械工业出版社, 2000.7:26—28页 [30]Michael D.Citetti.Verilog HDL高级数字设计,Pearson,2004: 69—71,26—28页 【31]J.Bhasker.Verilog HDL综合实用教程,清华大学出版社.2004:12-15 页 [32]肖玲妮,袁增贵.protel99 SE印刷电路板设计教程,清华大学出版社, 2003:55-57页 [33】赵晶.电路设计与制版-Protel99高级应用,人民邮电出版社,2001: 25—29页 [34]董兵朱齐丹.基于FPGA的VGA图像控制器的设计与实现,应用科 技,2006(10):42-44页 哈尔滨工程大学硕士学位论文 [35]刁鸣电视接收机原理,学苑出版社,1999:15—19页 [36]王诚.吴蕾.FPGA设计的四种常用思想与技巧,电子工程专辑,2004, 95(3):35—39页 [37]阮秋琦,阮宇智译.数字信号处理,电子工业出版社,2003:28—29页 [38]徐志军,徐光辉.CPLD/FPG_A的开发与应用,电子工业出版社,2002: 169—172页 [39]阮秋琦.数字图像处理学,电子工业出版社,2001:12—19页 [40]正伟.EDA技术及应用,清华大学出版社,2005:39—42页 [41]潘松,黄继业,王国栋.现代DSP技术,西安电子科技大学出版社, 2003:19-23页 [42]阮秋琦.数字图像处理学,电子工业出版社,2001:23~29页 [43]付昱强.基于FPGA的图像处理算法的研究与硬件设计,南昌大学硕士 论文,2006:4-5页 [44]王笑然.基于DVI接口的视频图像压缩编码的FPGA设计,吉林大学硕 士学位论文,2006:17—18页 哈尔滨工程大学硕士学位论文 攻读硕士学位期间发表的论文和取得的科研成果 [1] 董兵朱齐丹.基于FP(;A的VGA图像控制器的设计与实现.应用科 技,2006(10):42—45 晗尔滨工程大学硕士学位论文 致谢 本论文是在导师朱齐丹教授的悉心指导下完成的。在攻读硕士研究生的 期间,朱老师的高屋建瓴,严谨的治学态度、对科研工作的执著追求、谦逊 和蔼的风范对我产生的影响,将使我受益终生。 桃李无言,下自成蹊,在这里我要向导师表示最衷心的感谢。 在论文工作中,本教研室的许多老师和同学给予了我极大的帮助。正是 由于他们的支持,才使我圆满完成了课题工作,在此向他们致以最诚挚的谢 意。 感谢亲人和朋友的支持、鼓励和帮助。 在这里要特别是我的父母,感谢你们给我创造了良好的生活环境、学 习环境,祝你们永葆安康。 哀哀父母,生我劬劳! FPGA图像处理板设计 作者: 学位授予单位: 董兵 哈尔滨工程大学 相似文献(10条) 1.学位论文 黄国鹏 大尺寸LED背光液晶电视动态控制系统的硬件实现与算法研究 2009 新型的LED背光液晶电视以其背光低功耗,易于分区控制等优点得到越来越广泛的关注。其中利用FPGA的实时性好、开发周期短、风险较低的优点对 LED背光液晶电视动态背光控制和实时视频图像的处理是较好的解决方案。 本文首先介绍了课题的主要背景,LED背光液晶电视的国内外发展现状、课题的研究意义、课题的来源和本文的主要研究工作及论文组织结构。然后 在第二章介绍了FPGA的发展及FPGA的特点,并重点介绍了CycloneIII系列FPGA的硬件结构,硬件描述语言,开发工具QuartusII以及FPGA开发的一般原则 。 第三章首先介绍了视频图像处理的一般方法,然后重点介绍了在采用区域动态控制(LOCAL-DIMMING)的LED背光液晶电视中实现减轻运动模糊和对比 度低的原理和采用的一些方法。 第四章是本文的重点所在,首先介绍了高速数字电路设计的一般的概念、高速数字电路设计中常见的一些问题及解决办法。然后重点论述了大尺寸 液晶电视LED背光源动态控制系统的硬件实现,主要内容包括LVDS信号接口的设计,FPGA电路设计,电源设计,锁相环的电源设计,PCB的Layout,EMC设 计等。作者还根据在实际项目开展中碰到的问题做了较详细的分析,并根据本章前面提出的方法对实际的问题进行了修正,得到比较满意的结果。 文章的最后给出了FPGA硬件电路的调试结果,验证了设计目标。本文成果已批量应用于我国首款批量上市42英寸超薄LED背光电视,具有良好的经济 效益和广阔的市场前景。 2.期刊论文 陈红珍.薛江.史峥.CHEN Hong-zhen.XUE Jiang.SHI Zheng 标准移动图像处理体系结构的架构和电路 实现 -机电工程2007,24(9) 在介绍了手机照相模块发展的基础上,描述了标准移动图像处理体系结构(SMIA)的总体架构,包括照相模块的功能、结构设计、电气特性等,尤其对密 集型照相端口(CCP2.0)和照相控制端口(CCI)作了详细的阐述,并实现了具体的电路设计,采用smic 0.18 um工艺,数据传输电路可以稳定地工作在650 MHz,数字电路部分约为3 k门. 3.学位论文 章丽萍 电视跟踪系统的架构及其实现 2008 视频目标识别与跟踪技术是当今世界重要的研究课题,它涉及图像处理、自动控制、计算机应用等学科,广泛应用于军用和民用的多个领域:预警 、火控、制导、基于内容分割与检索的图像压缩等。 本文主要论述电视跟踪系统的具体实现及相关理论分析,重点是系统的硬件模块分析与实现。该系统的硬件模块是典型的高速数字电路,这是当今 世界电路设计的一大热点。同时,本系统的硬件模块不同于传统的模拟、数字电路。严格的说它是基于可编程芯片的系统(System On Programmable Chip)。它与传统电路的最大不同在于硬件模块本身不具备任何功能,但该硬件模块可以与相应的软件结合实现相应的功能。换言之,该硬件模块通过换 用其他软件,可以实现其他功能。所以从这个意义上讲,我们也可以将其称为基于可编程芯片的通用系统平台(Gcneral System On Programmable Chip)。 本文在研究了电视跟踪系统理论的基础上,提出了基于C64x高速DSP和大规模可编程器件的硬件实现方案和相关的软件实现方案。在项目开发过程中 ,电视跟踪系统的设计被划分为四个部分:硬件系统设计、硬件系统的主机驱动程序设计、跟踪算法的DSP软件设计、主机应用软件与操作界面设计。重 点放在电视跟踪系统的硬件平台设计。 该系统在设计方面结合了文章中的改进算法,具有速度快、精度高、性能稳定、系统灵活、可移植性强等特点。文章详细讲述了系统设计方案,给 出了关键程序的软件流程图。 实践已经取得较好效果,证明了文章提出的算法的有效性,以及该系统方案的先进性。 4.学位论文 李元军 基于VLIW DSP的图像处理算法与实现研究 2004 基于VLIW技术的C6000系列DSP是TI公司推出的高性能数字信号处理器,在图象处理中有着广泛的应用.为了在应用中将C6000DSPs地性能充分释放出来 ,有两个关键因素:一是合理地硬件设计,解决高速数字电路设计问题;二是基于VLIW结构内核的编程,实现代码的高度并行.该文首先简要介绍了VLIW体系 结构、C6000DSP的特点,描述了软件开发流程,结合编译器特点和并行程序开发要点,详细讨论了软件优化方法.结合应用、分析需要,对在图象处理中计算 量大,实时性要求高、应用广泛的二维卷积算法、二维DCT算法、数学形态学算法(重点研究了细化及相关算法)予以研究,并做了优化仿真.最后构建了基 于C6711 DSP的图象处理硬件平台,分析了高速数字电路的设计要点椥藕磐暾晕侍?给出了相应的解决方案. 5.学位论文 陈立国 基于TMS320DM642的嵌入式图像处理平台的研究 2006 伴随着DSPs处理器处理能力的不断增强,使开发基于DSPs的实时性的嵌入式系统成为嵌入式系统开发的一项重要分支。本课题采用高性能视频/图像 数字信号处理器芯片TMS320DM642做为核心处理器,旨在开发一个具有实时性、开放性、面向应用的多路视频输入实时图像处理平台(简称为DM642IPP)。 研究内容主要有:1.完成了DM642IPP的硬件电路原理图的设计,主要包含:电源模块、扩展存储器模块、音/视频输入输出模块、调试模块、CPLD电路模 块和其他功能模块。实现了DM642IPP系统的PCB板并总结了高频数字电路中出现的问题及解决方法。 2.构建了软件框架,完成了DM642IPP的BootLoader,并开发了图像采集与显示驱动程序。 3.应用DM642IPP图像处理平台与软件开发人员共同开发了石油管道焊缝识别系统。 DM642IPP经实验室和山东东营现场调试,系统运行稳定、可靠,实现了图像处理平台的基本功能,解决了管道焊缝自动识别的关键技术。 6.会议论文 林敏.姜宏旭.李波 基于双DSP和FPGA的实时图像处理系统设计 2007 介绍了基于TMS320C6455和TMS320DM642双DSP实时图像处理系统的设计。该系统采用高性能的TMS320C6455进行H.264压缩编码,利用TMS320DM642的 Video Port实现多路视频的采集并进行视频稳定和图像增强预处理。提出一种用FPGA实现两个DSP之间HPI通信的连接方案,实现了双DSP并行处理,并对 系统中的高速数字电路进行仿真。 7.学位论文 李辉 制冷型红外成像系统的设计与实现 2006 本课题研究的制冷型焦平面红外探测器工作在77K~80K低温环境下,噪声等效温差极低,光灵敏度很高。文章首先介绍了制冷型焦平面红外探测器 的概况和技术参数。 非均匀性校正是红外成像技术的重要部分。文章介绍了各种非均匀性校正的实现方法,并提出了适用于制冷型红外探测器的多点校正算法。该方法 与其他方法相比校正精度高,校正误差小。 坏点坏行补偿、图像增强、图像滤波、图像放大是红外图像处理的关键技术。文章从原理和工程实用角度上详细介绍了以上各种图像处理方法。 图像处理硬件平台是红外成像系统的核心部分。本文提出一种基于FPGA+DSP+CPLD+MCU组合的高性能图像处理硬件平台的设计方法。该平台充分利用 了各类芯片的资源,重点优化了高速数据通道,适于运行各种复杂的实时图像处理算法,有效地解决了图像处理速度、容量的瓶颈。文章在整体方案设 计和各个模块设计上都作了详尽的说明。 FPGA和DSP是图像处理硬件平台的核心器件。文章详细介绍了图像数据的处理流程和系统速度、资源、带宽需求的估算方法,重点对FPGA和DSP混合 系统的优化配置提出了建议。 文章对模拟数字电路混合系统的设计进行了深入研究,从原理图设计到印制板设计两方面提出了解决模数混合系统的抗干扰性能的办法。 潜望镜属于光机电一体化设备,使用环境特殊,工作条件恶劣,提高系统的可靠性和稳定性是实现产品化的关键。本文从原理设计、工厂生产、产 品检验等方面介绍了如何提高系统可靠性和稳定性的方法。这些方法源于工程实践,具有较高的参考价值。 8.学位论文 袁文婷 图像处理与伺服控制一体化系统设计研究 2006 利用视觉系统获取信息作为反馈变量是现今较为有效的闭环控制手段之一,具有重大的科研价值和广泛的应用前景。视觉作为获取外界信息最重要 的方法之一,已经成为各种控制智能化、自主化的前提条件。基于图像处理与伺服控制一体化系统的研究是这个领域的热点,对于智能机器人控制和红 外成像制导的研究、发展和应用都具有重大的意义。我国在这个领域的研究起步比较晚。目前,基于视觉控制的智能机器人在应用实践方面尚处于探索 阶段;成像制导武器在精确制导、抗干扰以及“发射后不管”的智能化等方面的技术水平尚还落后于美国、俄罗斯等国家。但我国的计算机科学技术、 信息科学技术目前正处于快速蓬勃发展的阶段,这给了我们一个迎头赶上的机会。 本文首先分析了机器人视觉伺服系统、红外成像制导系统和相关算法的最新发展情况,并对图像处理和伺服控制的关键技术做了深入研究,提出了 以下问题:1.由于背景环境的干扰,简单算法的识别和跟踪效果并不令人满意。若要提高系统的自适应性和智能化,就需要以加大算法的复杂度作为代 价,有时甚至需要形成一个庞大的算法库。而目前视觉伺服系统广泛采用的实现方案对运算资源的利用率较低,难以满足复杂背景下目标识别和跟踪的 实时性要求。2.缺乏一体化的SoC设计,不适合对功能、可靠性、成本、体积、功耗等综合性严格要求的应用环境。3.系统通用性较差,进行移植、升级 时软硬件架构的改动量都比较大,工作繁杂,开发周期长。4.单核数字信号处理器的方案所实现的系统在处理复杂算法时,难免频繁调用跳转指令,造 成11级流水线经常中断,系统效率降低。 围绕以上问题,本文研究了图像处理与伺服控制一体化的系统,提出了一种外围电路简单、软件结构灵活的通用设计方案。可广泛应用于机器人控 制、自动焊接、自动分检和导弹制导等领域。具体研究内容包括以下几个方面: 1.系统介绍了自动目标识别和跟踪的相关算法,重点介绍了卡尔曼滤波、差分法、空域滤波法、时域滤波法和门限法。并对各种经典算法的改进算 法进行了归纳和比较,分析了算法实现的条件和难度。为硬件需求分析和系统的实际应用提供了理论依据。 2.在研究了自动目标识别和跟踪算法的基础上,对现有的设计方案进行了定性、定量分析。在对各种方案比较分析后,针对目前实际应用中所面临 的关键问题提出了一种集成度很高的双核设计方案。构建了总体框架,详细说明了实现过程。在具体研究中,分析了关键模块的应用及内部资源,对视 频接口、程序存储器接口、数据存储器接口、电源电路、系统时钟和芯片工作模式方面的配置进行了设计,并完成了高速数字电路的PCB板设计。 3.设计了基于模块化和ASOS体系层次的软件架构。根据ARM和DSP处理能力各自的特点,提出了面向双核处理器的分任务协作机制,进一步提高了运 算资源的使用效率。最后利用Flash加载方法对DSP引导程序环节进行了设计。 4.分析并给出了图像处理经典算法的实现方法,编写了C语言程序代码,并使用线性汇编对关键代码进行优化以提高运行速度,给出了CCS仿真器上 运行后的处理结果。经分析后,提出一套测试方案。借助集成开发环境(Code Composer SmdioVersion)中包含的软件仿真器(Simulator),与单核处理器 进行比较分析。通过对任务调度时问、数据通信时间和存储器占用情况等关键量进行反复测试和统计,部分验证了本文设计方案处理数据的并行度比较 高,并且各处理器的存储空间都得到了比较合理的应用,部分数据的存取可以独立进行,避免了流水线冲突。从而提高了总体系统实时处理数据的能力 。 9.学位论文 鲜海滢 红外动目标识别跟踪系统(DSP+FPGA)硬件设计与实现 2003 视频目标识别与跟踪技术是当今世界重要的研究课题,它涉及图像处理、自动控制、计算机应用等学科,该文主要论述该项目的具体实现及相关理论 分析,重点在于该系统的硬件模块实现及分析.该系统的硬件模块是典型的高速数字电路,这也是当今世界电路设计的一大热点.同时,该系统的硬件模块不 同于传统的模拟、数字电路.严格的说它是基于可编程芯片的系统(System On Programmable Chip).它与传统电路的最大不同在于,硬件模块本身不具备 任何功能,但该硬件模块可以与相应的软件结合(此处,我们将FPGA中的可编程指令也广义的归入软件范畴),实现相应的功能.换言之,该硬件模块通过换用 其他软件,可以实现其他功能.所以从这个意义上讲,我们也可以将其称为基于可编程芯片的通用平台系统(General System On Programmable Chip).此外 ,该文还对该系统进行了尝试性的层状结构描述,这种描述同样适用于其它IT目的或电子系统. 10.期刊论文 翟素琴 数字/高清摄像机ASP 、DSP信号处理技术的探讨及实例分析 -影视制作2010,16(3) 在广播电视视作快速发展的时代.摄像机始终视耀眼的排头兵.随着数字技术.高清技术日臻完善.信号采集和处理领域的高新成果不断应用与摄像机 中.使得数字.高清摄像机各个关键环节性能越来越出色.每当做节目的时候.主持人面部和着装的各个细节经过摄像机这只充分暴露在大家面前.几乎无所 遁形.这都得益于摄像机上功能强大的DSP图像处理技术.本文着重阐述数字.高清摄像机信号处理过程中位于后端二大环节—模数转换处理和DSP数字信号 处理的作用.并具体结合汤姆逊高清摄像机分析一下这方面的应用效果. 本文链接:http://d.g.wanfangdata.com.cn/Thesis_Y1097328.aspx 授权使用:北京理工大学(北京理工大学),授权号:9cab7a59-79ac-424f-82da-9e1f00805ad0 下载时间:2010年10月30日
更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })