超过460,000+ 应用技术资源下载
pdf

高速数字硬件电路设计中信号完整性在通常设计的影响

  • 1星
  • 日期: 2013-09-19
  • 大小: 544.06KB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 高速数字硬件电路电路设计

           本篇介绍了高速数字硬件电路设计中信号完整性在通常设计的影响。这包括特征阻抗控制、终端匹配、电源和地平面、信号布线和串扰等问题。掌握这些知识,对一个数字电路设计者而言,可以在电路设计的早期,就注意到潜在可能的信号完整性问题,还可以帮助设计则在设计中尽量避免信号完整性对设计性能的影响。As system clock frequencies and rise times increase, signal integrity design considerations arebecoming ever more important. Unfortunately many Digital Designers may not recognize theimportance of signal integrity issues and problems may not be identified until it is too late.This paper presents the most common design issues affecting signal integrity in high-speed digital hardware design. These include impedance control, terminations, ground/power planes, signal routing and crosstalk. Armed with the knowledge presented here, a digital designer will be able to recognize potential signal integrity problems at the earliest design stage. Also, the designer will be able to apply techniques presented in this paper to prevent these issues affecting the performance of their design.

更多简介内容

评论


个人中心

意见反馈

求资源

回顶部

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld下载中心——分享有价值的电子技术资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })