首页资源分类FPGA/CPLD > 多时钟域异步信号的参考解决方案

多时钟域异步信号的参考解决方案

已有 433175个资源

下载专区

上传者其他资源

    文档信息举报收藏

    标    签:fpga跨时钟

    分    享:

    文档简介

    在ASIC 设计中,不同的模块往往工作在不同的频率下,在一个芯片上采用单时钟设计基本上是不可能实现的。

    多时钟域的设计是SOC 设计中的一个重要环节。分析了多时钟域设计中异步信号的产生以及带来的亚稳定性对整个电路

    性能和功能的影响,提出了采用同步器,握手通信协议,FIFO 等方法减小亚稳定性概率和其影响的措施,并且给出了实用电

    路图并进行了实现,从而使得电路能够在多时钟域下更加健壮和稳定

    文档预览

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱service(at)eeworld.com.cn 或通过站内短信息或QQ:616108587联系管理员okhxyyo,我们会尽快处理。