pdf

DDR4板设计及信号完整性验证的挑战_英版

  • 1星
  • 日期: 2018-03-21
  • 大小: 2.28MB
  • 所需积分:1分
  • 下载次数:13
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: DDR4板

DDR4板

信号完整性

信号完整性是指信号在传输路径上的质量,传输路径可以是普通的金属线,可以是光学器件,也可以是其他媒质。信号具有良好的信号完整性是指当在需要的时候,具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的,而是板级设计中多种因素共同引起的。

一些关于DDR的工作原理的流程图,能够帮助了解ddr的工作原理。

文档内容节选

DDR4 Board Design and Signal Integrity Verification Challenges Outline Enabling DDR4 Pseudo Open Drain Driver Benefit POD SI effects VrefDQ Calculation Data Eye Simulating SSN New Drive Standards Difference DDR4 Pseudo Open Drain DDR3 Stub Series Terminated Logic New Drive Standards Why Current still flows when driving low DDR4 DDR3 New Drive Standards Why No current draw when driving a high DDR4 DDR3 ......

DDR4 Board Design and Signal Integrity Verification Challenges Outline • Enabling DDR4 – Pseudo Open Drain Driver - Benefit – POD – SI effects – VrefDQ Calculation – Data Eye • Simulating SSN New Drive Standards – Difference DDR4 (Pseudo Open Drain) DDR3 (Stub Series Terminated Logic) New Drive Standards – Why? • Current still flows when driving low DDR4 DDR3 New Drive Standards – Why? • No current draw when driving a high DDR4 DDR3
更多简介内容

推荐帖子

评论

zjhefz
学习了,谢谢!
2019-10-11 16:09:07回复
zzzzzzmm
下载了,正在学习DDR4
2018-07-27 18:04:34回复
登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×