pdf

2014年浙江大学数字与电路基础(844)考研真题(回忆版).pdf

  • 1星
  • 日期: 2019-07-15
  • 大小: 286.63KB
  • 所需积分:0分
  • 下载次数:17
  • favicon收藏
  • rep举报
  • free评论
标签: 考研

考研

《2014年浙江大学数字与电路基础(844)考研真题(回忆版)

文档内容节选

考试点 wwwkaoshidiancom 2014 年浙江大学数字与电路基础844考研真题回忆版 信号部分 第一题:给了四个信号,让你分析是否 1线性 2时不变 3因果 4稳定 第二题:计算 coswtut 第三题:给了个稳定离散系统的系统函数,HZ112z13z,求 hn 第四题:给出离散累加器的系统函数跟 hn 第五题:有一个连续时间系统,他对直流信号的响应为 0,告诉你 HSsa s27s12,让你求当输入为 1UtUt1时候的零状态输出 第六题:给了一个离散系统的的直二型实现,告诉你 y014,y00 让你求 1:当输入 xt14nun时,输出 yn2当初试状态不变,输入 变为 2xt时,输出为多少 第七题:告诉你输入 xt带有直流分量 1,当他通过一个 ht11x1 后, 得出 yt,题目中给出了 yt经过微分后的图像,求 xt等于多少 第八题信号最后一题:考连续系统的离散实现,让你设计一个离散系统, 实现 xt先 T 周期抽取成 xn,通过这个离散系统,再内插成 xtT2 至此一共 100 分完毕 电路部分 第九题:......

推荐帖子 最新更新时间:2021-09-15 18:27

MSP430F5529 通用I/O口的设置
外部中断是MSP430优先级最低的中断而且是可屏蔽中断。用起来比较简单。   1.2.7  简单的端口中断(外部中断)                      P1、P2的所有端口都具有中断能力,可以通过寄存器PxIFG,PxIE和PxIES来配置。其他端口则需参照具体的引脚说明书。所有的P1中断标志是最优先的(相比其它引脚的外部中断),其中P1IFG.0又最优。             
fish001 微控制器 MCU
TI_Coin DIY
本帖最后由 juring 于 2014-7-11 19:20 编辑 前一阵子项目做PCB,拼完板,刚好多出来一小块,于是临时加了这么一个小东西,废话不说,上图先~ 原理很简单,电池供电基于MSP430G2xx,硬件上一个touch key,就是正面的 logo ,还有一个 LED。。。 实在有点简陋,目前实现的功能 是检测到触摸
juring 微控制器 MCU
Ubuntu下Qt嵌入式交叉编译开发环境搭建
本开发环境可以实现Ubuntu下Qt程序的基本开发, 并可随意编译PC、ARM两种格式的可执行程序。 方便实现程序的上位机调试、与开发板测试。 软加班下载及系统环境版本: 1、linux操作系统环境         14.04-desktop-i386.iso         http://yunpan.cn/cQFJdPiqAThpD  访问密码 15ec2、GCC 编译器       
通宵敲代码 嵌入式系统
阅读【Microchip(Atmel) 可靠QTouch技术】精彩专题,答题赢好礼、免费申请开发板!
Microchip(Atmel)向任何触摸应用领域提供可靠QTouch技术,设计灵活,稳定、可靠,集成AKS功能。 可靠QTouch技术,集成邻键抑制(AKS)功能,适用任何触摸应用领域。活动开始啦 活动时间:即日起-2017年8月14日 活动流程 一、开发板申请:1、点击进入>>活动页面,了解开发板的详细资料; 2、点击“我要申请”按钮,进行开发板申请; 3、活动结束后,我们将根据
EEWORLD社区 单片机
MSP432+TFT彩屏刷屏速度测试
这几天买了一块MSP432的评估板回来,今天移植了一个320x480的彩屏程序进去,将主频调到看了48M,看刷屏速度感觉一般般啊.小区域为320x240$('flv_PU9').innerHTML=(mobileplayer() ? "" : AC_FL_RunContent('width', '500', 'height', '375', 'allowNetworking', 'internal
xiongpb 微控制器 MCU
Modelsim仿真Lattice 只有GSR PUR信号
用modusim仿真Lattice的ip核 dis_rom只有两个信号 不明白啊 `timescale 1 ns / 1 ps `include "disrom.v" module disrom_tb;     reg [5:0] Address;     reg OutClock;     reg OutClockEn;     reg Reset;     wire [7:0
yagesi104 EE_FPGA学习乐园

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×