首页资源分类电子电路数字电路 > 数字电路基础_可编程逻辑器件

数字电路基础_可编程逻辑器件

已有 445005个资源

下载专区

上传者其他资源

    电子电路热门资源

    本周本月全部

    文档信息举报收藏

    标    签:数字电路基础_可编程逻辑器件

    分    享:

    文档简介

    数字电路基础_可编程逻辑器件

    文档预览

     本文由baoyizhong0贡献 ppt文档可能在WAP端浏览体验不佳。建议您优先选择TXT,或下载源文件到本机查看。 《数字电子技术基础》(第五版)教学课件 数字电子技术基础》 第八章 可编程逻辑器件 第八章 可编程逻辑器件 (PLD, Programmable Logic Device) Device) 8.1 概述 一、PLD的基本特点 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 数字 系统 2. PLD的特点:是一种按通用器件来生产,但逻辑功能是由 PLD的特点:是一种按通用器件来生产,但逻辑功能是由 用户通过对器件编程来设定的 二、PLD的发展和分类 二、PLD的发展和分类 PROM是最早的PLD PROM是最早的PLD 1. 2. 3. 4. 5. 6. PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD ISP在系统可编程的PLD 三、LSI中用的逻辑图符号 三、LSI中用的逻辑图符号 8.2 现场可编程逻辑阵列 FPLA 组合电路和时序电路结构的通用形式 A0~An-1 W0 D0 W(2n-1) Dm 组合电路和时序电路结构的通用形式 8.2 FPLA 可编程的“ 可编程的“与”阵列 可编程的“ + 可编程的“或”阵列 8.3 PAL(Programmable Array Logic) PAL( Logic) 8.3.1 PAL的基本电路结构 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+ 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为: 二、编程单元 出厂时, 所有的交叉点均有熔丝 8.3.2 PAL的输出电路结构和反馈形式 PAL的输出电路结构和反馈形式 一. 专用输出结构 用途: 用途:产生组合逻辑电路 二. 可编程输入/输出结构 可编程输入/ 用途:组合逻辑电路, 用途:组合逻辑电路, 有三态控制可实现总线连接 可将输出作输入用 三. 寄存器输出结构 用途: 用途:产生时序逻辑电路 四. 异或输出结构 时序逻辑电路 还可便于对“ 还可便于对“与-或”输出求 反 五. 运算反馈结构 时序逻辑电路 可产生A、 的十六种算术 的十六种算术、 可产生 、B的十六种算术、逻辑运算 8.3.3 PAL的应用举例 PAL的应用举例 8.4 通用逻辑阵列 GAL 8.4.1 电路结构形式 可编程“与 可编程“与”阵列 + 固定“或”阵列 + 可编程输出 电路 OLMC 编程单元 采用E 采用E2CMOS 可改写 GAL16V8 8.4.2 OLMC 数据选择器 8.4.3 GAL的输入和输出特性 GAL的输入和输出特性 GAL是一种较为理想的高输入阻抗器件 GAL是一种较为理想的高输入阻抗器件 GAL输出缓冲级 GAL输出缓冲级 8.5 可擦除的可编程逻辑阵列EPLD 可擦除的可编程逻辑阵列EPLD 一、结构特点 相当于 “与-或”阵列(PAL) “与-或”阵列(PAL) + OLMC 二、采用EPROM工艺 二、采用EPROM工艺 集成度提高 8.7 现场可编程门阵列FPGA 现场可编程门阵列FPGA 一、基本结构 1. IOB 2. CLB 3. 互连资源 4. SRAM 1. IOB 可以设置为输入/输出; 可以设置为输入/输出; 输入时可设置为:同步(经触发器) 输入时可设置为:同步(经触发器) 异步(不经触发器) 异步(不经触发器) 2. CLB 本身包含了组合电路和触发器, 本身包含了组合电路和触发器,可构成小的时序电路 将许多CLB组合起来,可形成大系统 组合起来, 将许多 组合起来 3. 互连资源 4. SRAM 分布式 每一位触发器控制一个编程点 二、编程数据的装载 1. 数据可先放在 数据可先放在EPROM或PC机中 或 机中 2. 通电后,自行启动FPGA内部的一 通电后,自行启动 内部的一 个时序控制逻辑电路,将在 个时序控制逻辑电路, EPROM中存放的数据读入 中存放的数据读入FPGA 中存放的数据读入 的SRAM中 中 3. “装载”结束后,进入编程设定的 装载”结束后, 工作状态 !!每次停电后,SRAM中数据消失 下次工作仍需重新装载 8.8 在系统可编程通用数字开关(ispGDS) 在系统可编程通用数字开关(ispGDS) ispGDS22的 ispGDS22的 结构框图 8.9 PLD的编程 PLD的编程 以上各种PLD均需离线进行编程操作,使用开发系统 以上各种PLD均需离线进行编程操作,使用开发系统 一、开发系统 1. 硬件:计算机+编程器 硬件:计算机+ 2. 软件:开发环境(软件平台) VHDL, Verilog 真值表,方程式,电路逻辑图(Schematic) 真值表,方程式,电路逻辑图(Schematic) 状态转换图( FSM) FSM) 二、步骤 ? 抽象(系统设计采用Top-Down的设计方法) 抽象(系统设计采用Top-Down的设计方法) ? 选定PLD 选定PLD ? 选定开发系统 ? 编写源程序(或输入文件) ? 调试,运行仿真,产生下载文件 ? 下载 ? 测试 isp器件的编程接口(Lattice) isp器件的编程接口(Lattice) 开发 环境 使用ispPLD的优点: 使用ispPLD的优点: ? *不再需要专用编程器 ? *为硬件的软件化提供可能 ? *为实现硬件的远程构建提供可能 1本文由baoyizhong0贡献 ppt文档可能在WAP端浏览体验不佳。建议您优先选择TXT,或下载源文件到本机查看。 《数字电子技术基础》(第五版)教学课件 数字电子技术基础》 第八章 可编程逻辑器件 第八章 可编程逻辑器件 (PLD, Programmable Logic Device) Device) 8.1 概述 一、PLD的基本特点 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类 数字 系统 2. PLD的特点:是一种按通用器件来生产,但逻辑功能是由 PLD的特点:是一种按通用器件来生产,但逻辑功能是由 用户通过对器件编程来设定的 二、PLD的发展和分类 二、PLD的发展和分类 PROM是最早的PLD PROM是最早的PLD 1. 2. 3. 4. 5. 6. PAL 可编程逻辑阵列 FPLA 现场可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 FPGA 现场可编程门阵列 ISP-PLD 在系统可编程的PLD ISP在系统可编程的PLD 三、LSI中用的逻辑图符号 三、LSI中用的逻辑图符号 8.2 现场可编程逻辑阵列 FPLA 组合电路和时序电路结构的通用形式 A0~An-1 W0 D0 W(2n-1) Dm 组合电路和时序电路结构的通用形式 8.2 FPLA 可编程的“ 可编程的“与”阵列 可编程的“ + 可编程的“或”阵列 8.3 PAL(Programmable Array Logic) PAL( Logic) 8.3.1 PAL的基本电路结构 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+ 可编程“与”阵列+固定“或”阵列+输出电路 最简单的形式为: 二、编程单元 出厂时, 所有的交叉点均有熔丝 8.3.2 PAL的输出电路结构和反馈形式 PAL的输出电路结构和反馈形式 一. 专用输出结构 用途: 用途:产生组合逻辑电路 二. 可编程输入/输出结构 可编程输入/ 用途:组合逻辑电路, 用途:组合逻辑电路, 有三态控制可实现总线连接 可将输出作输入用 三. 寄存器输出结构 用途: 用途:产生时序逻辑电路 四. 异或输出结构 时序逻辑电路 还可便于对“ 还可便于对“与-或”输出求 反 五. 运算反馈结构 时序逻辑电路 可产生A、 的十六种算术 的十六种算术、 可产生 、B的十六种算术、逻辑运算 8.3.3 PAL的应用举例 PAL的应用举例 8.4 通用逻辑阵列 GAL 8.4.1 电路结构形式 可编程“与 可编程“与”阵列 + 固定“或”阵列 + 可编程输出 电路 OLMC 编程单元 采用E 采用E2CMOS 可改写 GAL16V8 8.4.2 OLMC 数据选择器 8.4.3 GAL的输入和输出特性 GAL的输入和输出特性 GAL是一种较为理想的高输入阻抗器件 GAL是一种较为理想的高输入阻抗器件 GAL输出缓冲级 GAL输出缓冲级 8.5 可擦除的可编程逻辑阵列EPLD 可擦除的可编程逻辑阵列EPLD 一、结构特点 相当于 “与-或”阵列(PAL) “与-或”阵列(PAL) + OLMC 二、采用EPROM工艺 二、采用EPROM工艺 集成度提高 8.7 现场可编程门阵列FPGA 现场可编程门阵列FPGA 一、基本结构 1. IOB 2. CLB 3. 互连资源 4. SRAM 1. IOB 可以设置为输入/输出; 可以设置为输入/输出; 输入时可设置为:同步(经触发器) 输入时可设置为:同步(经触发器) 异步(不经触发器) 异步(不经触发器) 2. CLB 本身包含了组合电路和触发器, 本身包含了组合电路和触发器,可构成小的时序电路 将许多CLB组合起来,可形成大系统 组合起来, 将许多 组合起来 3. 互连资源 4. SRAM 分布式 每一位触发器控制一个编程点 二、编程数据的装载 1. 数据可先放在 数据可先放在EPROM或PC机中 或 机中 2. 通电后,自行启动FPGA内部的一 通电后,自行启动 内部的一 个时序控制逻辑电路,将在 个时序控制逻辑电路, EPROM中存放的数据读入 中存放的数据读入FPGA 中存放的数据读入 的SRAM中 中 3. “装载”结束后,进入编程设定的 装载”结束后, 工作状态 !!每次停电后,SRAM中数据消失 下次工作仍需重新装载 8.8 在系统可编程通用数字开关(ispGDS) 在系统可编程通用数字开关(ispGDS) ispGDS22的 ispGDS22的 结构框图 8.9 PLD的编程 PLD的编程 以上各种PLD均需离线进行编程操作,使用开发系统 以上各种PLD均需离线进行编程操作,使用开发系统 一、开发系统 1. 硬件:计算机+编程器 硬件:计算机+ 2. 软件:开发环境(软件平台) VHDL, Verilog 真值表,方程式,电路逻辑图(Schematic) 真值表,方程式,电路逻辑图(Schematic) 状态转换图( FSM) FSM) 二、步骤 ? 抽象(系统设计采用Top-Down的设计方法) 抽象(系统设计采用Top-Down的设计方法) ? 选定PLD 选定PLD ? 选定开发系统 ? 编写源程序(或输入文件) ? 调试,运行仿真,产生下载文件 ? 下载 ? 测试 isp器件的编程接口(Lattice) isp器件的编程接口(Lattice) 开发 环境 使用ispPLD的优点: 使用ispPLD的优点: ? *不再需要专用编程器 ? *为硬件的软件化提供可能 ? *为实现硬件的远程构建提供可能 1

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高员外,我们会尽快处理。