datasheet
超过460,000+ 应用技术资源下载
pdf

Cadence时序计算及信号完整性问题培训文档(中文)

  • 1星
  • 日期: 2013-09-29
  • 大小: 197.79KB
  • 所需积分:1分
  • 下载次数:3
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: Cadence时序计算问题培训文档

              Cadence时序计算问题培训文档时序计算和 Cadence 仿真结果的运用中兴通讯康讯研究所 EDA 设计部 余昌盛 刘忠亮摘要:本文通过对源同步时序公式的推导,结合对 SPECCTRAQuest 时序仿真方法的分析,推导出了使用 SPECCTRAQuest 进行时序仿真时的计算公式,并对公式的使用进行了说明。 关键词:时序仿真 源同步时序电路 时序公式一.前言 通常我们在时序仿真中,首先通过时序计算公式得到数据信号与时钟信号的理论关系, 在 Cadence 仿真中, 我们也获得了一系列的仿真结果, 怎样把仿真结果正确的运用到公式中, 仿真结果的具体含义是什么,是我们正确使用 Cadence 仿真工具的关键。下面对时序计算公 式和仿真结果进行详细分析。 二.时序关系的计算 电路设计中的时序计算,就是根据信号驱动器件的输出信号与时钟的关系(Tco――时 钟到数据输出有效时间)和信号与时钟在 PCB 上的传输时间(Tflytime)同时考虑信号驱动 的负载效应、时钟的抖动(Tjitter) 、共同时钟的相位偏移(Tskew)等,从而在接收端满足 接收器件的建立时间(Tsetup)和保持时间(Thold)要求。通过这些参数,我们可以推导出 满足建立时间和保持时间的计算公式。 时序电路根据时钟的同步方式的不同,通常分为源同步时序电路(Source-synchronous timing)和共同时钟同步电路(common-clock timing) 。这两者在时序分析方法上是类似的, 下面以源同步电路来说明。 源同步时序电路也就是同步时钟由发送数据或接收数据的芯片提供。 图 1 中, 时钟信号 是由 CPU 驱动到 SDRAM 方向的单向时钟,数据线 Data 是双向的。CLK Osc.PLL circuitClockSDRAMAddress&ControlDevice LogicD……             

更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })