zip

Xilinx ISE9.x FPGA_CPLD设计指南(原书光盘

  • 1星
  • 日期: 2018-05-26
  • 大小: 9.3MB
  • 所需积分:1分
  • 下载次数:1
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: ISE9.xCPLD设计XilinxFPGA

Xilinx FPGA工程例子源码:Xilinx ISE9.x FPGA_CPLD设计指南

更多简介内容

推荐帖子

又一个TWS耳机充电盒拆机
本帖最后由 dcexpert 于 2020-5-10 18:39 编辑 又拆了一个TWS耳机的充电盒,给大家参考。这个比9.9元的那种复杂一点,支持磁吸充电、电量显示、USB输出。     这个充电盒比较容易拆,通过四周的6个卡扣固定,用指甲就可以轻松拆开。上下盖没有使用磁吸,而是弹簧卡扣方式。       充电板正面
dcexpert 【以拆会友】
如何减小SRAM读写操作时的串扰
  静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计中,经常会出现串扰问题发生。那么要如何减小如何减小SRAM读写操作时的串扰,以及提高SRAM的可靠性呢,下面由宇芯电子来简单介绍。   设计结果与仿真分析 图1为脉冲产生电路通过analog Environment的仿真波形图。当地址产生变化,由于信号经过的延迟路径长短不同而产生了脉冲,
是酒窝啊 移动便携
如何减小SRAM读写操作时的串扰
  静态存储器SRAM是一款不需要刷新电路即能保存它内部存储数据的存储器。在SRAM 存储阵列的设计中,经常会出现串扰问题发生。那么要如何减小如何减小SRAM读写操作时的串扰,以及提高SRAM的可靠性呢,下面由宇芯电子来简单介绍。   设计结果与仿真分析 图1为脉冲产生电路通过analog Environment的仿真波形图。当地址产生变化,由于信号经过的延迟路径长短不同而产生了脉冲,
是酒窝啊 移动便携
如何对单片机进行抗干扰设计
     外时钟是高频的噪声源,除能引起对本应用系统的干扰之外,还可能产生对外界的干扰,使电磁兼容检测不能达标。在对系统可靠性要求很高的应用系统中,选用频率低的单片机是降低系统噪声的原则之一。以8051单片机为例,最短指令周期1μs时,外时钟是12MHz。而同样速度的Motorola单片机系统时钟只需4MHz,更适合用于工控系统。 低噪声系列单片机        传统的集成电路设计中,
火辣西米秀 【微控制器 MCU】
TI官网应用 --支持低功耗 WiFi 功能的电子纸显示屏 (EPD)
此设计采用 Wi-Fi® 技术,展示了无线电子纸显示 (EPD) 的单芯片实现。EPD 显示技术需要低功耗运行,并需具备用户更新显示信息的方法。该设计可通过远程维护提供用户控制,在不断增长的工业物联网 (IoT) 市场中,这项服务非常重要。该设计采用低功耗 TI SimpleLink™ Wi-Fi CC3200 无线 MCU,可使用户依靠两节 AA 电池运行几个月甚至数月(取决于具体使用场合)。该
Aguilera 【无线连接】
罗德与施瓦茨京东旗舰店正式上线啦!
收藏店铺 赢取京豆       随时在线了解产品 客服人员提供咨询 更有品牌会员日、限时折扣、满额买赠 等惊喜回馈!   豪华礼包 限时折扣 所有选件,打包价格,限时促销 完整的罗德与施瓦茨解决方案 以优惠的打包价格购买主机
eric_wang 【测试/测量】

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })