datasheet
超过460,000+ 应用技术资源下载
pdf

深亚微米集成电路静态功耗的优化

  • 1星
  • 日期: 2013-09-22
  • 大小: 193.34KB
  • 所需积分:1分
  • 下载次数:2
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 深亚微米集成电路静态功耗的优化

随着工艺的发展,器件阈值电压的降低,导致静态功耗呈指数形式增长。进入深亚微米工艺后,静态功耗开始和动态功耗相抗衡,已成为低功耗设计一个不可忽视的因素。针对近年来提出的各种降低静态功耗的设计方法,本文进行了总结。对源极反偏法、双阈值法、变阈值法、多阈值法的原理和应用进行了分析和说明,并通过对各种方法的优缺点进行比较,旨在为集成电路设计人员提供减小静态功耗方面的设计思路和努力方向。关键词:静态功耗;亚阈值电流;阈值电压随着工艺的发展和电路集成度的提高,功耗已成为大规模集成电路设计领域中的一个关键性问题。减小电源电压是降低电路动态功耗的一种十分有效的方法,但为了保证系统的性能,必须相应的降低器件的阈值电压,而阈值电压的降低导致了静态功耗的增加。因此,近年来减小静态功耗受到人们的普遍重视。尤其是进入深亚微米工艺后,静态功耗已成为与动态功耗相抗衡的功耗来源,是低功耗设计一个不可忽略的因素。相关的研究表明[1],在90nm的工艺下,静态功耗已占整个电路功耗的42%以上。因此,降低静态功耗已成为VLSI 设计领域的热门话题。CMOS 电路中的静态功耗来自栅氧化层漏电流、晶体管的反偏漏电流、亚阈值电流等。其中亚阈值电流是主要成分,是静态功耗的决定性因素。而亚阈值电流随阈值电压的降低呈指数形式增长[2]。为了减少亚阈值电流,近年来许多方法都集中在控制器件的阈值电压上。通过对器件阈值电压直接或间接的控制,使得器件的亚阈值电流大大减少。目前常用的方法包括源极反偏法[3],双阈值法[4],多阈值法[5],变阈值法[6]。其中双阈值法用得最为普遍,而多阈值法在减小静态功耗的效率上最高,能使泄漏电流减少几个数量级。本文从应用的角度出发,对这些方法原理进行了分析和说明,并对各种方法的优缺点进行了比较。

更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })