首页资源分类其它科学普及 > LO相噪和杂散对前向链路EVM等的影响--良心谴责的发布中兴

LO相噪和杂散对前向链路EVM等的影响--良心谴责的发布中兴

已有 435132个资源

下载专区

文档信息举报收藏

标    签:相噪和杂散对前向链路等的影响

分    享:

文档简介

              LO相噪和杂散对前向链路EVM等的影响LO相噪和杂散对前向链路EVM等的影响  【摘要】  LO电路的设计一直是通信系统的重点,难点。LO的相位噪声,杂散,幅度,稳定性,驱动能力等在通信电路设计中都有特殊的要求。本文要描述的是LO通路的相位噪声和杂散对前向通路的EVM,SNR等指标的影响。  LO:本振;EVM:矢量误差幅度;SNR:信噪比;PLL:锁相环。    问题的提出  LO通路设计最关键的指标就是相位噪声(简称“相噪”)和杂散。相噪和杂散与使用的PLL IC,环路滤波器等紧密相关。  对于较低频率(小于1GHz)的LO电路,由于此时射频频率的分频比N不是很大,可以选用整数形式的PLLIC(如NS的LMX2326),可以获得较好的相位噪声和鉴相杂散等指标;对于较高频率(大于1GHz),随着分频比N的增加,整数形式的PLLIC的噪声水平将很差,此时为了获得好的噪声水平,就要采用小数分频的PLLIC(如ADI公司的ADF4153),提高鉴相频率,减少分频比,但是小数分频PLL的“鉴相”杂散(这里为整数分频里的概念)会比较难以控制,设计时要重点考虑。  实际应用中,相噪的设计不是越小越好,而是要满足一定的要求。对于前向来说,LO的噪声和杂散会影响到EVM,SNR,相位波动等指标;对于反向来说,会影响到灵敏度,单音去敏等指标。本文只定量分析LO噪声和杂散对前向链路EVM和SNR的影响。    解决思路  解决思路我们是首先从理论上分析LO噪声和杂散对EVM等指标的影响,其次通过实验测试不同噪声或杂散的LO对前向链路EVM的影响情况,最后对理论分析和实测数据进行对比分析,找出对实际应用中有用的理论,以及分析和实验方法。   1. LO噪声和杂散对前向链路EVM影响的理论公式  在相位噪声对星座图的影响不大的情况下,EVM的计算有一个近……             

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高员外,我们会尽快处理。