首页资源分类FPGA/CPLD其他 > 国产FPGA资料

国产FPGA资料

已有 451217个资源

下载专区

上传者其他资源

    文档信息举报收藏

    标    签:国产FPGA资料国产化是军工趋势

    分    享:

    文档简介

    发布点国产FPGA资料,大家可以了解下,国产化是军工趋势

    文档预览

    Titan 系列产品概要描述 产品概述 Titan 系列可编程逻辑器件是深圳市紫光同创电子有限公司推出的全新高性能 FPGA 产品,它采 用了完全自主产权的体系结构和主流的 40nm 工艺。Titan 系列产品包含创新的可配置逻辑单元(CLM)、 专用的 18Kb 存储单元(DRM)、算术处理单元(APM)、高速串行接口模块(HSST)、多功能高性 能 IO 以及丰富的片上时钟资源等模块,广泛适用于通信、视频、工业控制等多个应用领域。 产品特性 Titan 系列产品主要特性包括: CLM  支持 Normal-Write,Transparent-Write 以及  采用创新的 LUT5 逻辑结构 Read-before-Write 三种写模式  每个 CLM 包含 4 个多功能 LUT5  支持 Byte-Write 功能  每个 CLM 包含 6 个寄存器  双口 RAM 内置写写冲突仲裁电路  支持算术功能模式  可选的数据地址锁存功能  支持快速算术进位逻辑 APM  可高效实现多路选择功能  支持宽位乘运算,每个 APM 内嵌两个 18*18  支持分布式 RAM 模式 单元,可组合完成 27*27 运算  支持级联链  可灵活配置支持乘法,乘加,乘加和,乘累 DRM 加和 FIR 模式,可选的输入、输出及两级内  单个 DRM 提供多达 18,432bits 存储空间 部流水寄存器  支持多种工作模式,包括单口(SP,Single Port)  可选的预加(preadd)功能,在具有一定对 RAM、双口(DP,Dual Port)RAM、简单 称性的应用中可取得双倍的计算能力 双口(SDP, Simple Dual Port)RAM、ROM  集成 64bit Postadd 以及 FIFO 模式  支持优化的 FIR 应用模式  双口 RAM 和简单双口 RAM 支持双端口混合  支持部分输入的动态选择,可以通过对 APM 数据位宽 分时复用获得更高的使用效率  可选的输出寄存器 www.pangomicro.com 1 / 10 PS001_1 (V1.1) HSST  支持 Data Rate 速率:400Mbps-6.375Gbps  灵活的参考时钟选择方式  Transmit 和 Receive Channel 可独立配置  Programmable Output Swing and De-emphasis  PMA Rx/Tx 支持 SSC  数据通道支持 8bit only, 10 bit only, 8b10b 8bit, 16bit only, 20bit only, 8b10b 16bit, 32bit only, 40bit only 以及 8b10b 32bit 模式  可灵活配置的 PCS,可支持 PCIe GEN1, PCIe GEN2, XAUI, Gige, CPRI, SRIO 等协议  灵活的 Word Alignment 功能  支 持 Rx Clock Slip 功 能 以 保 证 固 定 的 Receive Latency  支持协议标准 8b/10b 编码解码  灵活的 CTC 方案  支持 x2 和 x4 的 Channel Bonding  支持通过 HSST 的动态配置  近端环回和远端环回模式  内部 PRBS 功能 注:PGT30G 不支持 HSST IO  基于 Bank 的 IO 分组,VCCIO 支持 1.2V, 1.5V,1.8V,2.5V 或 3.3V  支持多种输入输出标准  支持高性能的 LVDS,PPDS 和 RSDS 等差分 标准  LVDS 支持速率可达 1.25Gb/s  可编程的 IO BUFFER,内置上拉/下拉电阻 Titan 系列产品概要描述  高性能的 IO LOGIC,满足各种接口应用  专 用 接 口 电 路 , 支 持 DDR/DDR2/DDR3 memory 接口(PGT30G 不支持),DDR 的接口 数据速率可达 400Mb/s,DDR2 可达 800Mb/s, DDR3 可达 1066Mb/s CLK  基于象限的 GLOBAL CLK 网络,每个象限 支持 14 个 GLOBAL CLK。时钟频率可达 500MHz  每个 Region 支持两个 REGIONAL CLK  水平方向两个 Region 可作为一个大 Region 共享 REGIONAL CLK 资源  支持多个 IO CLK  集成多个 PLL  每个 PLL 支持多达 5 个时钟输出  支持 PLL 的动态配置  PLL 支持简易小数分频功能  集成多个 DLL 配置  支持多种编程模式  JTAG 模式符合 IEEE 1149.1 和 IEEE 1532 标 准  Master SPI 可选择 1/2/4bits 数据位宽,有效 提高编程速度  支持 Serial slave 模式  支持 Parallel slave 模式  支持 Bitstream 加密  支持编程下载工具 Fabric Configuration  支持在线调试工具 Fabric Debugger www.pangomicro.com 2 / 10 PS001_1 (V1.1) 选型列表 Titan 系列产品概要描述 Titan 系列产品信息列表: 器件 等效 LUT4 CLM (个) PGT30G 29,952 6240 PGT180H 174,019 36254 CLM Distributed RAM(bits) 99,840 583,872 DRM DRM DRM (个) (Kbits) 94 1,732 526 9,695 APM APM (个) 18bit mult (个) 32 64 224 448 PLL (个) 4 8 MAX USRIO (个) 333 611 注 1:每个 CLM 包含 4 个多功能 LUT5 和 6 个寄存器;每个多功能 LUT5 等效为 1.2 个 LUT4 注 2:芯片中四分之一的 CLM 可配置为 64bits 的 Distributed RAM。 Titan 系列产品封装信息: Device Package I/O PGT30G FFBG484 319 PGT180H FFBG1152 611 真差分 110(55 对) 306(153 对) Size (mm) 23 X 23 35 X 35 GTP HSST (个) NA 3 CLM CLM(Configurable Logic Module, 可配置逻辑模块)是 Titan 系列产品的基本逻辑单元,它主要 由多功能 LUT5,寄存器以及扩展功能选择器等组成。CLM 在 Titan 系列产品中按列分布,支持 CLMA 和 CLMS 两种形态,其分布比例为 3:1。CLMA 和 CLMS 均支持逻辑功能,算术功能以及寄存器 功能,仅有 CLMS 支持分布式 RAM 功能。CLM 与 CLM 之间,CLM 与其它片内资源之间通过信号 互连模块联结。 CLMA:包含 4 个 LUT5A、6 个寄存器、多个扩展功能选择器、以及 4 条独立的级联链等。 CLMS:是 CLMA 的扩展,它在支持 CLMA 所有功能的基础上增加了对分布式 RAM 的支持, 其中的多功能 LUT5 称为 LUT5S。 每个 CLM 包含 6 个可配置的寄存器,其可配置的属性主要包括:  灵活的数据输入选择  支持同步复位,同步置位,异步复位或异步置位模式  寄存器的时钟(CLK)、时钟使能(CE)、本地复位/置位(RS)信号均支持极性选择  时钟使能(CE)、本地复位/置位(RS)信号均支持快速级联链  支持移位寄存器的快速级联链 www.pangomicro.com 3 / 10 PS001_1 (V1.1) CLK Titan 系列产品概要描述 Titan系列产品提供了丰富的时钟资源,包括基于象限的GLOBAL CLK;基于Region的REGIONAL CLK;专注于高速接口应用的IO CLK;提供倍频锁相功能的PLL以及提供延迟锁相功能的DLL。此 外,Titan系列产品还提供了CLK相关的特殊IO,包括三类:时钟输入管脚,PLL参考时钟输入管脚以 及PLL反馈输入时钟管脚。 GLOBAL CLK GLOBAL CLK 按象限分布,整个芯片器件被分割成四个象限,每个象限有各自独立的 14 个 GLOBAL CLK 网络。当某个时钟信号同时被四个象限的 GLOBAL CLK 使用时,该时钟源可以驱动 整个芯片。 REGIONAL CLK REGIONAL CLK 按 Region 分布,每个 Region 有各自独立的 2 个 REGIONAL CLK 网络。除了驱 动本地 Region,也可以通过 rhmux 将水平方向相邻的两个 REGIONAL CLK 联在一起作为一个大 Region 使用。 IO CLK IO CLK 为 Titan 芯片提供高速时钟,常用于高速接口逻辑。与 GLOBAL CLK 和 REGIONAL CLK 不同的是,IO CLK 仅覆盖 IO 部分,与 CLM/APM/DRM 作数据交换需要通过 GLOBAL/REGIONAL CLK。 PLL Titan 系列产品中包含多个 PLL,可支持多达 5 个时钟输出端口。其主要特性为:可频率综合及相位 调整,可进行输入时钟动态选择。VCO 频率范围为 600MHz~1600MHz,支持外部反馈和内部反馈两 种反馈模式,支持动态配置。具有可选的输出时钟 gate,可选的可编程 phase shift,可选的简易小数 分频功能等。 DLL Titan 系列产品有多个 DLL,主要功能是动态锁定输入参考时钟的频率,输出该时钟周期的四分之一 等效 delay step 数目。IO 将利用这个 delay step 完成输入信号(如输入 DQS)的 1/4 周期延迟,以正 确采样数据。 DRM DRM(Dedicated RAM Module,专用 RAM 模块)为芯片提供了丰富的片上 RAM 资源,DRM 在 Titan 系列产品中按列分布,每个 DRM 提供 18,432bits 存储空间。 DRM 主要有几种工作模式:单口 RAM 模式,双口 RAM 模式,简单双口 RAM 模式,ROM 模 www.pangomicro.com 4 / 10 PS001_1 (V1.0) 式以及 FIFO 模式。DRM 可配置的大小包括: Titan 系列产品概要描述 模式 SPRAM DPRAM SDPRAM ROM 通用 FIFO 16K*1 √ √ √ √ √ 8K*2 √ √ √ √ √ 4K*4 √ √ √ √ √ 可配置的大小 2K*8 1K*16 512*32 √ √ √ √ √ NA √ √ √ √ √ √ √ √ √ 2K*9 √ √ √ √ √ 1K*18 √ √ √ √ √ 512*36 √ NA √ √ √ DRM 的其它功能:  Byte Write 模式  可选的输出寄存器  写操作模式  输入地址锁存功能 APM APM(Arithmetic Process Module,算术处理模块)为 Titan 系列产品提供了高效的数字信号处理 能力。在 Titan 系列产品中,APM 按列分布。 APM 由以下四个功能单元组成: Input Unit:实现输入数据的选择与寄存,用户根据需要选择使用或不使用输入/输出寄存器。 Preadd Unit:支持四个 8+/-8、两个 18+/-18 或一个 26+/-26 的预加减运算,内部还支持一级流水 寄存器。 Mult Unit:支持四个 9*9、两个 18*18、两个 18*19(需 Preadd Unit 使能)、一个 27*27 或一个 18*36 乘运算,其内部还支持一级流水寄存器。 Postadd Unit:支持专用的级联数据接口,包括两级加减法单元,支持可选的输出寄存器,可实 现累加器的预置,溢出判断逻辑等功能。 APM 的工作模式分为以下几种:  乘法模式  乘加模式  乘加和模式  乘累加模式 www.pangomicro.com 5 / 10 PS001_1 (V1.0)  FIR 模式 Titan 系列产品概要描述 在 FIR 的工作模式下,APM 专用电路可高效地完成 FIR 运算。按照精度不同分为两种模式:单个 APM 配置实现精度为 18bit 的两级 FIR 运算;单个 APM 配置实现精度为 27bit 的一级 FIR 运算。 Input/Output Titan 系列产品的 IO 按照 BANK 分布,其中每个 IO BANK 均有独立的 VCCIO 电源,可为 1.2V、 1.5V、1.8V、2.5V 或 3.3V。 IO 支持多种 IO 标准,包括各种单端 IO 标准和差分 IO 标准。 IO PAD 成对分布,分别记为 TRUE PAD 和 COMPPAD,在差分 IO 标准应用中,它们组成差分对。 Titan 系列产品的每个差分对均可用作差分输入。 Titan 系列产品的 IO 主要由 IO BUFFER 和 IO LOGIC 两部分组成。 除了支持多种 IO 标准之外,IO BUFFER 还支持以下功能:  Hot-Socketing 支持,属性使芯片在热插拔的时候不会由于泄漏电流过大而导致损坏  可配置的内部上拉/下拉/总线保持等功能  输入迟滞特性  Open-Drain 控制  三态控制输出  可编程 slew rate  输入阻抗匹配  可编程输出驱动 Titan 系列产品三侧的 IO LOGIC 支持各种高速接口,除了数据直接输入输出和 IO 寄存器输入 输出,还支持以下功能:  针对高速接口,支持 1 比 2;1 比 4;1 比 7;1 比 8 以及 1 比 10 的输入 Deserializer。  针对高速接口,支持 2 比 1;4 比 1;7 比 1;8 比 1 以及 10 比 1 的输出 Serializer。  内置 IO 延迟功能,可以动/静态调整输入/出延迟。  DPI(Dynamic Phase Inspection, 动态相位检测)电路用于监控实时监测数据采样窗口,和前面 的 IO 延迟功能配合使用,可实现采样位置的动态调整。  内置输入 FIFO,主要用于完成从外部非连续 DQS(针对 DDR memory interface)到内部连续 时钟的时钟域转换;和一些特殊的 Generic DDR 应用中采样时钟和内部时钟的相差补偿。  优化结构,以支持外部 DDR/DDR2/DDR3 SDRAM memory 接口 为支持外部 DDR/DDR2/DDR3 SDRAM memory 接口,右侧 Bank 中的 IO 又各分为多个 IO GROUP, 每个 IO GROUP 一般包含 12~14 个 IO,用于支持 DDR memory 接口的一个 DQS group。每个 IO www.pangomicro.com 6 / 10 PS001_1 (V1.0) GROUP 配有一个专用的 DQS 控制电路,其主要功能包括: Titan 系列产品概要描述  gate输入的DQS,以去除噪声影响  对gate后的DQS进行90度相移,以便捕获输入数据  产生正确的read_valid信号  为IO GROUP内IO LOGIC的IFIFO产生读写地址信号  支持DDR3的write leveling 此外,每个 IO GROUP 的 DQS 控制电路还可扩展为专用 CDR 电路,可用于高速异步输入接口应用。 HSST HSST (High Speed Serial Transceiver 高速串行接口模块)是内置于 Titan 系列产品的高速串行接口 模块,Data Rate 高达 6.375Gbps。HSST 集成了丰富的 PCS 功能,可灵活应用于各种串行协议标准。 Titan 系列产品内部的 HSST 按照 Quad 分布,每个 HSST Quad 支持四个全双工收发 Channel。PGT180H 包含 3 个 HSST Quad,共可支持 12 个全双工收发 Channel。 HSST Quad 由一个 Tx PLL 和四个收发 Channel 组成,其中每个 Channel 又包括四个主要组成部 分:PCS Transmitter 和 PMA Transmitter 组成发送通路,PCS Receiver 和 PMA Receiver 组成接收通路。 HSST 中的四个发送 Channel 共享同一个 Tx PLL,它的 VCO 频率工作范围为 1.6GHz~6.375GHz。 Tx PLL 的 参 考 时 钟 输 入 可 根 据 需 要 灵 活 选 择 ; VCO 输 出 频 率 支 持 动 态 再 分 频 , 以 适 应 400Mbps~6.375Gbps 的 Data Rate 范围。 每个 PCS Transmitter 主要包含以下模块:  Tx Bridge Reg 模块:实现从内部逻辑到 PCS Transmitter 的数据桥接  Tx Bridge FIFO 模块:PCS Transmitter 内部时钟域和 Titan 内部逻辑时钟域相位补偿  8b10b Encoder 模块:8b10b 编码  Tx Bit Slip 模块: 根据配置对发送数据实现按位 slip  PRBS Gen 模块: 产生 PRBS 测试序列  Tx Drive Reg 模块: 实现从 PCS Transmitter 到 PMA Transmitter 数据桥接 每个 PMA Transmitter 主要包含以下功能模块:  Serializer 模块:实现从来自 PCS Transmitter 的并行数据到串行数据的转换  Transmit Emphasis 模块:支持可调节的 De-emphasis 功能  Transmit Driver 模块:支持可调节的发送驱动  PCIe Receiver Detect 模块:支持基于 PCI Express 的 Receiver Detection 功能 每个 PMA Receiver 主要包含以下功能模块: www.pangomicro.com 7 / 10 PS001_1 (V1.0)  Receive Front-end 模块:支持多种接收 Termination 模式 Titan 系列产品概要描述  LEQ 模块:支持 Linear Equalizer 功能  CDR 模块:数据和时钟恢复模块  LOS Detect 模块:用于检测接收端是否有有效信号  Deserializer 模块:实现从串行数据到8bits, 10bits, 16bits 以及 20bits 并行数据的转换 每个 PCS Receiver 主要包含以下功能模块:  Rx Sample Reg 模块:实现从 PMAReceiver 到 PCS Receiver 的数据桥接  PRBS Checker 模块:实现 PRBS 序列的校验  Word Alignment 模块:支持灵活的 Word Alignment 功能  8b10b Decoder 模块:8b10b 解码  Channel Bonding 模块:实现通道对齐  CTC 模块:实现补偿发送时钟和接收时钟的微小频差  Rx Bridge FIFO 模块:实现 PCS Receiver 内部时钟域和 Titan 内部逻辑时钟域相位补偿  Rx Bridge Reg 模块:实现从 PCSReceiver 到 Titan 内部逻辑的数据桥接 用户可以根据不同应用需求,Bypass 其中一些模块,设置各接口之间的数据位宽。 配置 Titan系列产品使用SRAM单元存储配置数据,它必须在每次上电后重新加载位流。支持以下几 种配置模式:  JTAG模式,符合IEEE 1149.1和IEEE 1532标准。  SPI Master模式,支持数据位宽1bit,2bit或4bit。该模式下,Titan系列产品主动从外部SPI flash读 取配置数据。  Parallel Slave模式,支持数据位宽支持8bit,16bit或32bit。  Serial Slave模式 此外,Titan 系列产品还提供以下功能:  配置数据流压缩,可有效减小 bitstream 的大小,减少 bitstream 存储空间和编程时间。  配置数据流加密可防止恶意抄袭,有效保护客户设计的知识产权。  JTAG 模式提供专用接口支持在线调试工具和 Boundary-Scan Testing。  IPAL 接口支持芯片内部逻辑读取配置数据功能,用于 SED(Soft Error Detection)应用。 配置引脚分为专用配置管脚和可复用配置管脚两类,其中可复用配置管脚在配置过程中为配置引脚, www.pangomicro.com 8 / 10 PS001_1 (V1.0) 配置完成后可复用为用户 IO。 订货信息 产品型号的编号内容及意义表示如下: Titan 系列产品概要描述 示例: PG T 30 G _ 7 C FFBG 484 产品型号 产品系列 T-Titan系列 逻辑容量 30-30K 130-130K 180-180K G:不带SERDES通用型FPGA H:带SERDES的高速系列 管脚数目 封装形式 6:低速 7:中速 8:高速 温度范围: C = Commercial (Tj= 0℃ to 85℃) I = Industrial (Tj= -40℃ to +100℃) 速度等级和温度范围: 产品系列 器件 Titan Titan PGT30G PGT180H 速度等级和温度范围 Commercial(C) 0℃ to 85℃ -6C,-7C -6C,-7C Industrial(I) -40℃ to 100℃ -6I,-7I -6I,-7I www.pangomicro.com 9 / 10 PS001_1 (V1.0) 版本记录 版本号 V1.1 V1.0 发布日期 2016.05.12 2015.08.24 修订记录 增加 PGT180H 相关内容 初始版本 Titan 系列产品概要描述 www.pangomicro.com 10 / 10 PS001_1 (V1.0)

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。