首页资源分类PCB layout > 万年历 计数器

万年历 计数器

已有 445005个资源

下载专区

上传者其他资源

    文档信息举报收藏

    标    签:VHDL

    分    享:

    文档简介

    万年历部分VHDL源程序

    文档预览

    LIBRARY IEEE;  USE IEEE.STD_LOGIC_1164.ALL;  USE IEEE.STD_LOGIC_UNSIGNED.ALL;  ENTITY CNT60 IS    PORT(CLK:IN STD_LOGIC;    Q1,Q2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);    COUT:OUT STD_LOGIC);  END CNT60;  ARCHITECTURE ONE OF CNT60 IS   SIGNAL Q11,Q22:STD_LOGIC_VECTOR(3 DOWNTO 0);  BEGIN    PROCESS(CLK)     BEGIN      IF CLK'EVENT AND CLK='1' THEN  Q11<=Q11+1;     IF Q11=9 THEN Q11<=(OTHERS=>'0');      Q22<=Q22+1;     END IF;     IF Q22=5 AND Q11=9 THEN       Q22<="0000";Q11<="0000";COUT<='1';     ELSE COUT<='0';     END IF;     END IF;   END PROCESS;    Q1<=Q11;Q2<=Q22;  END;

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高员外,我们会尽快处理。