datasheet
超过460,000+ 应用技术资源下载
rar

基于FPGA的JPEG压缩编码的研究与实现.rar

  • 1星
  • 日期: 2014-03-05
  • 大小: 735KB
  • 所需积分:1分
  • 下载次数:6
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 基于FPGA的JPEG压缩编码的研究与实现

随着移动终端、多媒体、通信、图像扫描技术的发展,图像应用日益广泛,压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时, FPGA单片规模的不断扩大,在FPGA芯片内实现复杂的数字信号处理系统也成为现实,因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛,是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现,具有广阔的应用背景。 论文从实际工程应用出发,通过设计图像压缩的IP核,完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准,然后在设计规划过程中,采用SOC的设计思想,给出整个系统的内部结构、层次划分,对各个模块的HDL实现进行详细的描述,最后完成整体验证。方案采用了IP核复用的设计技术,基于Xilinx公司本身的IP核,进行了再次开发。在研究JPEG标准的核心算法DCT的基础上,加以改进,设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化,提高了速度,减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合,最后通过Modelsim仿真验证。分辨率为352×288大小的源图像,在不同的压缩等级设置下,均测试通过。仿真验证的结果表明:基于FPGA的JPEG压缩编码占用较少的硬件资源,可在较高的工作频率下运行,设计在速度和资源利用率方面达到了较优的状态,能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去,具有一定的使用价值。

更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })