超过460,000+ 应用技术资源下载
rar

基于FPGA的Turbo码编译码器设计.rar

  • 1星
  • 日期: 2014-03-05
  • 大小: 3.8MB
  • 所需积分:1分
  • 下载次数:2
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 基于FPGA的Turbo码编译码器设计

作为性能优异的纠错编码,Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准,该标准把Turbo码是作为前向纠错体制,但Turbo码的译码算法比较复杂并且需要多次迭代,这造成Turbo码译码延时大,译码速度慢,因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化,加速,使其转化成为适合在硬件上实现的算法,将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点: 其一,提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下,自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明:该自适应迭代译码方案能够根据信道的变化自动调整迭代次数,在保证译码性能基本上没有损失的情况下,有效减少译码时间,明显提高译码速度。 其二,根据得到的信道自适应迭代译码方案,借助Xilinx公司Spartan3 FPGA硬件平台,使用Verilog硬件描述语言,将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现,得到硬件电路,并对得到的译码器硬件电路进行测试。 测试结果表明:随着信道的变化,硬件电路的译码速度也随之自动变化,信噪比越高译码速度越快,并且硬件译码器性能(误比特率)与实验仿真基本一致。

更多简介内容

评论


个人中心

意见反馈

求资源

回顶部

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })