pdf

python英文原版经典专辑:Learning Python, 5th Edition

  • 1星
  • 日期: 2018-11-07
  • 大小: 7.46MB
  • 所需积分:1分
  • 下载次数:2
  • favicon收藏
  • rep举报
  • free评论
标签: python

python

python英文原版经典专辑:Learning  Python,  5th  Edition

文档内容节选

FIFTH EDITION Learning Python Mark Lutz Learning Python Fifth Edition by Mark Lutz Copyright 2013 Mark Lutz All rights reserved Printed in the United States of America Published by OReilly Media Inc 1005 Gravenstein Highway North Sebastopol CA 95472 OReilly books may be purchased for educational business or sales promotional use Online editions are also available for most titles httpmysafaribooksonlinecom For more information contact our corporateinstitutional sales department 8009989938 or cor......

推荐帖子 最新更新时间:2021-07-28 20:17

【TI首届低功耗设计大赛】无线刷卡水表--硬件构造
          由于时间比较紧今天主要对硬件部分做些介绍,其主要原理为MSP430控制一个读卡模块RC522采集卡内相关信息后经过2.4G无线通信模块将信息传递给主设备,主设备本打算也用MSP430控制彩屏显示以及2.4G通信模块可是由于手头就只有一块板子所以用STM32代替了,不过由于功耗问题还是MSP430更占优势。下图为读卡器模块 下图为主接收模块 下图为实物图 左
908508455a 微控制器 MCU
那些偷鸡摸狗的科技巨头们
转自:JD狗厂坊间八卦说到世界著名的科技巨头,不管是苹果三星还是微软谷歌,咱们应该都非常熟悉。咱们用着这些巨头的硬件或者软件,内心对他们的印象往往都会有些小光环,觉得科技巨头们都是光鲜亮丽的。然而但凡是商业企业,骨子里必然都是逐利的,有时候为了利益就免不了要干一点偷鸡摸狗的事儿。比如说科技企业彼此之间的技术窃取,这样的案件几乎每年都会出现好几次。由于大部分科技巨头家底儿都不是特别干净,所以除了公开
eric_wang DIY/开源硬件专区
【RT-Thread读书笔记】第四周:消化前六章例程,补坑
本帖最后由 数码小叶 于 2019-5-12 20:48 编辑       按计划这周应该七八两章的,不过在实际操作第六章的例程时,卡住了。虽然验证了结果是对的,可就是推不出这个结果怎么来的,这就很折磨人了。       按照自己的读完程序的想法,5和9的结果应该是反了。。。。可是程序实际跑的结果就是这样的,就是始终找不出自己哪考虑错了。采取了最笨的办法,修改参数       首先改的
数码小叶 实时操作系统RTOS
MSP-EXP430F5529LP开发板005-PWM库函数+时钟配置
从32转到MSP430最让我头大的就是它的时钟配置了,参考了一些网上的资料,看了几天终于大概了解了一点。 上面这6点是关键,在后面的时钟初始化时要参考。 本次实验目的是要实现P2.0口输出10kHz的PWM,这也是应用中电机控制的常用工作频率。要输出准确的频率,了解清楚各个时钟是非常必要的。 首先明确思路,430中有三个时钟:辅助时钟ACLK,频率较低,软件选作各个外围模块的
fish001 微控制器 MCU
运算放大器关键术语
本术语表收集了运算放大器的术语和规格参数,为设计人员提供一个简便的参考指南。 本文介绍了在运算放大器(op amp)数据资料的Electrical Characteristics表格中列出的运算放大器参数。   1. 共模输入电阻 (RINCM) 该参数表示运算放大器工作在线性区时,输入共模电压范围与该范围内偏置电流的变化量之比。     2. 直流共模抑制 (CMRDC)
灞波儿奔 模拟与混合信号
如何将我下面的代码,加进去一个按键的电平触发(CPM),让时钟开始计数
//产生秒钟计数 module miaojishi(clks,clr,cpm,s_high,s_low,cm); input clks; input clr; input cpm; output s_high; output s_low; output cm; reg[3:0] s_high; reg[3:0] s_low; reg[3:0] cm; always@(pose
XXXXTTTT FPGA/CPLD

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })
×