超过460,000+ 应用技术资源下载
pdf

高速PCB设计指南之二

  • 1星
  • 日期: 2013-09-29
  • 大小: 193.85KB
  • 所需积分:0分
  • 下载次数:49
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 高速设计指南

              高速PCB设计指南二高速 PCB 设计指南高速 PCB 设计指南之二第一篇 高密度(HD)电路的设计本文介绍 许多人把芯片规模的 封装看作是由便携式电子产品所需的空间限制的 一个可行的解决方案 它同时满足这些产品更高功能与性能的要求 为便携式产品的高密度 电路设计应该为装配工艺着想 当为今天价值推动的市场开发电子产品时 性能与可靠性是最优先考虑的 为了在这个 市场上竞争 开发者还必须注重装配的效率 因为这样可以控制制造成本 电子产品的技术 进步和不断增长的复杂性正产生对更高密度电路制造方法的需求 当设计要求表面贴装 密 间距和向量封装的集成电路 时 可能要求具有较细的线宽和较密间隔的更高密度电 路板 可是 展望未来 一些已经在供应微型旁路孔 序列组装电路板的公司正大量投资来 扩大能力 这些公司认识到便携式电子产品对更小封装的目前趋势 单是通信与个人计算产 品工业就足以领导全球的市场 高密度电子产品的开发者越来越受到几个因素的挑战 物理 复杂元件上更密的引脚间 隔 财力 贴装必须很精密 和环境 许多塑料封装吸潮 造成装配处理期间的破裂 物理因素也包括安装工艺的复杂性与最终产品的可靠性 进一步的财政决定必须考虑产品将 如何制造和装配设备效率 较脆弱的引脚元件 如 与 ″ 可 与 ″ 引脚间距的 能在维护一个持续的装配工艺合格率方面向装配专家提出一个挑战 最成功的开发计划是那 些已经实行工艺认证的电路板设计指引和工艺认证的焊盘几何形状 在环境上 焊盘几何形状可能不同 它基于所用的安装电子零件的焊接类型 可能的时 候 焊盘形状应该以一种对使用的安装工艺透明的方式来定义 不管零件是安装在板的一面 或两面 经受波峰 回流或其它焊接 焊盘与零件尺寸应该优化 以保证适当的焊接点与检 查标准 虽然焊盘图案是在尺寸上定义的 并且因为它是印制板电路几何形状的一部分 它 们受到可生产性水平和与电镀 腐蚀 装……             

更多简介内容

推荐帖子

高速PCB设计指南之一:PCB基本概念
高速PCB设计指南之一:PCB基本概念 1、“层(Layer) ”的概念与字处理或其它许多软件中为实现图、文、色彩等的嵌套与合成而引入的“层”的概念有所同,Protel的“层”不是虚拟的,而是印刷板材料本身实实在在的各铜箔层。现今,由于电子线路的元件密集安装。防干扰和布线等特殊要求,一些较新的电子产品中所用的印刷板不仅有上下两面供走线,在板的中间还设有能被特殊加工的夹层铜箔,例如,现在的计算机主
邓长顺 PCB设计
高速PCB设计指南之三 78
高速PCB设计指南之三 78 7、关于快闪存储器和其它可编程元件     快闪存储器的编程时间有时会很长(对于大的存储器或存储器组可达1分钟)。因此,此时不容许有其它元件的逆驱动,否则快闪存储器可能会受到损害。为了避免这种情况,必须将所有与地址总线的控制线相连的元件置于高欧姆状态。同样,数据总线也必须能够被置于隔绝状态,以确保快闪存储器为空载,并可进行下步编程。     系统内可编程元件(I
JLCS PCB设计
高速PCB设计之布局篇
 高速PCB设计之布局篇                                                             SUN_PCB设计     纵观成功的电子产品,基本都要具备五个特点: 一 性能稳定; 二 整体美观; 三 便于应用; 四 成本合理 ; 五 方便量产; 偏重哪一点,都不能称之为成功的产品。这五点都与布局有关,换句话说,好的,合理的布局是要充
sun_pcb 工控电子
【转】高速PCB设计:共同时钟系统时序案例
在上一个话题介绍了共同时钟总线的时序原则,这一个专题就举例子来进行说明。 某单板为标准CPCI构架,使用的芯片如下: CPU:MPC7448,桥:MV64460,DDR400,要求CPU、DDR要全速工作。CPU和桥之间的PPC总线就是典型的共同时钟时序关系,需要工作在200M。 MPC7448相关参数如下: [/url] MV64460的相关参数如下: [url=http://for
wstt PCB设计
【转】高速PCB设计:内同步时钟系统
共同时钟系统还有一个特例就是内同步时钟系统,很多经验不足的工程师,会把内同步时钟系统误判成源同步时序,按照源同步时序的方式来进行等长控制,导致时序设计错误。 首先,我们来回顾一下怎么判断一个系统是共同时钟,之前的博文提到,找时钟树,确定时钟信号的关系,是判断各种时序系统的关键。共同时钟系统,一般有一个外部的晶振或者晶体,然后通过时钟分配器分别连到系统的驱动端和接收端(也可以是FPGA直接输出不同
wstt PCB设计
【转】高速PCB设计:源同步时钟系统 (上篇)
经过之前对共同时钟系统和内同步时钟系统的总结,可以发现建立时间的关系式和时钟频率,也就是Tcycle有关,同时由于工艺以及其他一些因素,Tco很难做到很小。随着频率的提升,共同时钟系统很快就遇到瓶颈,时序余量无法满足,在这种形势下,源同步时钟系统就应运而生,并很快取代共同时钟系统占领了市场需求。直到今天,随着DDR4规范的发布以及相关产品的蓄势待发,源同步时钟系统的市场还在继续发展。 源同步
wstt PCB设计

评论

+20 下载积分

个人中心

意见反馈

求资源

回顶部

下载专区

电源设计技术资料
点击获取

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })