首页资源分类FPGA/CPLD其他 > cameralink接口 研究

cameralink接口 研究

已有 445499个资源

下载专区

上传者其他资源

    FPGA/CPLD热门资源

    本周本月全部

    文档信息举报收藏

    标    签:cameralink接口电路

    分    享:

    文档简介

    本文档详细介绍了cameralink接口的电路设计方案,芯片选型,数据传输

    文档预览

    分类号 UD C 编密号级::———— 工学硕士学位论文 高速Camera Link接口技术研究 硕士研究生:刘进业 指导教师:朱齐丹教授 学位级别:工学硕士 学科、专业:控制理论与控制工程 所在单位:自动化学院 论文提交日期:2008年1月 论文答辩日期:2008年1月 学位授予单位:哈尔滨工程大学 哈尔滨工程大学硕七学位论文 捅姜 随着科学技术的发展,CCD数字相机被广泛应用在各种领域,发挥着重 要作用。因此研究CCD数字相机的数据传输和控制具有重要的意义。Camera Link是一种基于视频应用而发展起来的接口,它解决了图像数据输出和采集 之间的速度匹配问题,打破了数字相机和图像采集卡之间通信的速度瓶颈。 本文主要就Camera Link接口技术进行了研究。 论文首先分析了几种常见的数据传输方式,和图像采集系统的国内外研 究现状,并详细介绍了Camera Link接口的工作原理、信号、硬件结构、端 口分配和Camera Link接口中所使用的低压差分信号(LVDS)技术及其在设 计应用中的一些技巧。 在此基础上,根据Camera Link接口的特点,设计了以Camera Link协议 为基础的数字相机图像采集显示系统,该系统以FPGA作为主控制器,结合 异步串行通信协议(UART),LVDS技术,实现了LVDS至CMOS/TTL (LVCMOS/LvTTL)信号的转换,完成了对CCD数字相机的图像数据采集、 采集卡与相机间异步串行通信、相机控制和图像的液晶显示。实验结果表明, 该系统达到了预期的目标,能够对实物呈现比较清晰的图像。 论文的研究工作为后续的图像处理提供了有力的支持,在高速实时图像 处理及其它领域有着广泛的应用前景。 关键词:Camera Link;LVDS;CMOS厂rTL:FPGA 哈尔滨丁程大学硕士学位论文 AB STRACT With the development of technologies,CCD Camera is widely applied in practical applications.It is important to study the CCD digital camera’s control and data transmission.Camera Link iS a kind of interface,which iS developed along with the video data outputting and grabbing,and breaks the communication camera rate bottle—neck between the digital and the image acquisition system.This thesis did mainly research in Camera Link interface technology. In this thesis,several general camera data transmission patterns were analysised firstly,and present research situation of the image acquisition system was introduced.Then the principle,signal,hardware makeup and the port’S distribution of Camera Link interface were expatiated detailly.At the same time, Camera the technology of LVDS,which WaS used in the Link interface,was simply introduced,SO did some skills in the design of application. According to the character of Camera Link interface,the image acquisition and display system with digital camera based on the protocol of Camera Link Was designed.FPGA was taken as the main controller.With the technology of UART and LVDS,the system realized the signal transform from LVDS to LVCMOS/LVTTL,and accomplished the image acquiring from CCD camera, serial communication between the image acquisition system and the camera,the camera,and control of the image display with LCD.Experimental results indicate that the system obtained expected functions and Was capable of presenting a clear picture of an obj ect. The research of this thesis gave a strong support to the image processing system,and the high—speed digital camera’S control and data transmission will be widely applied in more image processing system and other fields. Key words:Camera Link;LVDS;CMOS/TTL;FPGA 哈尔滨工程大学 学位论文原创性l声明 本人郑重声明:本论文的所有工作,是在导师的指导 下,由作者本人独立完成的。有关观点、方法、数据和文 献等的引用已在文中指出,并与参考文献相对应。除文中 已经注明引用的内容外,本论文不包含任何其他个人或集 体已经公开发表的作品成果。对本文的研究做出重要贡献 的个人和集体,均已在文中以明确方式标明。本人完全意 识到本声明的法律结果由本人承担。 作者(签字): 爱!l尘望 日 期:妒a年?月j日 哈尔滨丁程大学硕七学位论文 第1章绪论 1.1课题研究的背景 大规模集成电路、计算机和通信技术的迅速发展和相互渗透,促进了数 字图像采集技术的不断进步和广泛应用。所谓数字图像采集,是指利用图像 传感器将外界图像信息量化成数字图像信息并进行传输存储的过程。数字图 像技术应用广泛,涉及众多领域的应用:医学上的生化分析以及超声、X射 线、伽马射线、核磁共振的医学成像;保安的智能监控系统;通讯上的可视 电话、电视会议;公安刑事侦查中的指纹识别、人脸组合与识别、模糊图像 复原以及数字警察工程;遥感领域里的星、空、地、一体化系统;信息自动 化中的文字识别;工业领域里的智能机器人、在线的零部件检测;军事上的 目标跟踪、地形匹配等领域。 随着现代信息处理技术的不断进步,需要采集的图像越来越大,对图像 处理的要求越来越高,作为相机输出信号同图像采集存储设备之间的通讯接 口的相机接口就变得越来越重要。相机接口一般有模拟接口和数字接口两种, 采用模拟输出的相机叫模拟相机,采用数字输出的相机叫数字相机。模拟相 机的视频信号记录可以采用模拟视频记录设备记录,或通过图像采集卡数字 化后进行数字记录方式实现,模拟相机输出的标准的视频信号可用于标准显 示设备的显示。数字相机直接输出数字量,现在越来越多的相机采用数字输 出方式,其图像采集通过相应数字接口的图像采集卡采集。 由于CCD相机向大面阵高帧频的方向发展,数据量越来越大,高速数据 传输技术也在飞速发展,CCD相机接口就利用了这些传输技术以实现大量数 据的传输,目前CCD相机接口主要有以下几种【l】: > USB > IEEE 1394 > RS.644 LVDS >Camera Link 1.USB接口 USB(Universanl Serial Bus)通用串行总线,它是以Intel公司为主,并 哈尔滨丁程大学硕+学位论文 有众多公司共同开发,于1996年公布的USBl.1版本,在2000年推出了 USB2.0版本,近两年来USB接口成为较为流行的通用接口之一。 。USB是一种快速、双向、同步传输、廉价的并可实现热插拔的串行接口, 它具有以下几个优点: 1)容易使用,有Windows操作系统自动检测设置,不需要电源,不同的USB 设备可以使用相同的接口。 2)传输速度快,USB2.0支持480MbWs的传输速率,USBl.1支持12Mbit/s 和1.5Mbi讹。 3)低功耗,高性能。 4)通过集线器最长传输距离可达到30m。 当然USB也存在以下缺点,如缺乏对旧的硬件的支持,是点对点的通信, 协议较复杂。 2.IEEE.1394接口 IEEE.1394接口为Apple公司开发的串口接口标准,又称FireWire接口。 IEEE.1394接口能够在计算机与外围设备间提供100、200、400MbWs的传输 速率。该接口不要求PC作为所有接入外设的控制器,不同的外设可以直接 在彼此间传递信息。 利用IEEE.1394的拓扑结构,该接口不需要集线器就可以连接63台设备, 并且可由网桥将独立的子网连接起来,该接口不需要强制用电脑控制这些设 备。IEEE.1394b接口规范能够实现800Mbit/s和1.6Gbiffs传输速度的高速通 信方式,并可实现较长距离的传输。 以下是IEEE.1394的特点: 1)即时数据传输:同时支持等时和异步两种数据传输模式,在异步数据传输 模式下,信息的传输可以被中断;而在等时传输模式下,数据能在不受任 何中断和干扰的情况下实现连续传输。 2)支持较远距离传输:普通电缆环境下,两设备最大距离为4.5m,使用中 继器可延长两设备间的距离至72m。 3)可提供电源:可通过电缆为设备供电。 4)点对点通讯构架:在传输数据时不需要主系统的干涉,因此不会增加主机 的负载,CPU资源占用率低。 2 哈尔滨下程大学硕十学位论文 5)支持多种总线速度:1394a支持100、200、400Mbps,1394b支持800Mbps、 1.6Gbps。 6)支持热插拔。 IEEE.1394可以自动侦测设备的加入与移除动作并对系统做重新整合, 无需人工干预。这就意味着任何时刻,总线控制器会自动配置好设备,不需 要任何繁琐的配置工作。 3.RS.644 LVDS接口 LVDS是一种低摆幅的差分信号技术[2】,它使信号能在差分PCB线对或 平衡电缆上以400Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪 声和低功耗。 LVDS接口是一种单工方式,必要时也可以使用半双工、多点配置方式, 但一般在噪声较小、距离较短的情况下才适用。其点到点连接的差分对由一 个驱动器、互联器和接收器组成。低摆幅驱动信号实现了高速操作并减小了 功耗,差分信号的幅度小、噪声小、功耗大幅减少。功率的大幅降低允许在 单个集成电路上集成多个接口驱动器和接收器。这提高了PCB板的效能,减 少了成本。LVDS要求使用一个与媒介相匹配的终端电阻(100+20f1),该电 阻终止了环流信号,应该把它尽可能靠近接收器输入端放置。LVDS驱动器 能以155Mbps的速率驱动双绞线对,距离超过10m。 4.Camera Link接口 Camera Link是NI、数字CCD相机供应商和图像采集卡公司于2000年 联合推出的专门为数字CCD相机的传输提出的标准接口【3l。 Camera Link技术的核心是美国国家半导体公司的Channel Link技术。它 是一种以LVDS技术为基础的平面显示的解决方案。其基本思想是把7路并 行数据信号合并为1路串行信号再传输。它包含有一对驱动器和接收器。接 收器接收28位单端数据信号和1位时钟信号,也就是5对LVDS信号通道上 分别传输4组LVDS数据信号和1组LVDS时钟信号。即完成28位数据的同 步传输只需要5对LVDS信号传输线。Channel Link芯片支持最高达2.38Gbi以 的传输速率,而且传输距离在不断提高。在多通道66MHz像素时钟频率下传 输距离可达6米,在40MHz像素时钟频率下传输距离可达10米。 Camera Link接口的优点:传输速率高、带宽高、结构简单易于实现不需 哈尔滨T程大学硕士学位论文 要复杂的通信协议。 下表给出了各种相机接口的比较f4】: 一 表1.1各种相机接口比较 Feature RS.644 Camera Link IEEE—1394 USB 2.O Comprtibility Proprietary IndustriaI standard Industrial standard Consumer standard Topology Bandwidth Point to point 20-40Mbyte/s Point to point 250Mbyte/s (Base Mode) Cable length Number of wires Frame grabber and cable 10.20m 26 Expensive 10m 12 Mid expensive PC load while Low LOW capturing Communication standards Peerto peer Physical layer No Transport layer NO BtlS 30-40Mbyte/s BtlS 20Mbyte/s 4.5m 5m 6 4 Low price Low Low price Hi曲 Register behavior Yes Transport layer NO Roadmap None Medium/Full 1394b(faster) None 通过以上的对比,Camera Link接口在带宽和传输速率上可以满足实时图 像处理系统的需求,其高速的传输速率和高带宽为系统的数据接收提供了有 力的保证。经过常用接口的对比,在价格、速率、带宽、便捷性、功能等各 方面综合考虑基于Camera Link接口的图像采集系统是合理可行的。 1.2课题研究的意义 原有的图像处理系统都是采用标准制式的模拟相机作为信号源。模拟相 机的帧频为25帧/秒,图像分辨率低,输出的是模拟视频信号。视频信号需 要经过钳位、放大、滤波、去同步、带宽放大等处理电路后,通过高速A/D 转换将模拟视频信号转变为8位或12位的数字信号。同时还需要对视频信号 进行行、场信号分离,提供后续处理所需要的HS(行同步)和VS(场同步) 信号。模拟信号在传输中会衰减,如果没有距离合适和及时的中继放大,信 4 哈尔滨工程大学硕士学位论文 号最终会湮没在噪声中。因此模拟相机的图像接收电路复杂、需要A/D转换 而且图像传输距离受限制,不易于实现。随着CCD技术和数据传输技术的不 断发展,采用新型数据传输接口的CCD数字相机能够避免上述问题。 CCD数字相机在信号处理、影像传感和数字存储等三大领域中应用广 泛。它具有以下优点【5】: 1)‘体积小,集成度高,结实耐用及功耗低。 2)在一个较宽的波长范围内有着近乎完美的灵敏度。 3)工作条件是从低照度到非常高照度都能使用。 4)有很好的稳定度和线性度。 5)由于硅阵列结构的固定及紧凑,生成的图像不会变形。 CCD输出的电信号通常是符合电视标准的视频信号,可在电视屏幕上复 原成物体的可见光像,也可以将信号存储在磁带机内,或输入计算机,进行 图像增强、识别、存储等处理。 随着高分辨率、高帧频、数字化的新型CCD相机出现,使得图像数据量 越来越大、传输速率越来越高。众多新的接口技术的发展,如USB、IEEE 1394 和Camera Link等,新型的CCD相机纷纷对其提供支持。 为满足工程的实际需要,必须建立带宽高、数据传输率高、模块化和低 功耗的图像接收与控制系统,以解决实时图像处理系统接收模块数据传输量 大、传输速率高等问题。在连接现有数字CCD相机和多种输出接口基础上, 根据图像处理平台的需求,针对数据量大、传输速率高等问题,本论文开发 了基于Camera Link接口的CCD数字相机控制与数据传输系统,解决了高速 CCD实时图像接收以及对相机的控制等问题,满足了实时图像处理平台的需 求。 1.3国内外研究现状 长时间以来,图像采集卡一直是整个机器视觉系统的核心部件,他负责 将模拟信号数字化,并以一定的格式传输到计算机的内存中以方便用户处理 这些图像数据【6】。早期的图像卡受计算机总线技术的制约通常不能进行大量 图像数据的传输,因此配有大容量帧存储器,故而结构复杂、体积庞大(如: 大恒图像1991年研发生产的基于ISA总线的VC32图像卡)。随着技术的发 哈尔滨工程大学硕士学位论文 展,在PCI总线出现后,图像卡对板载帧存的依赖程度降低,一个几Kbytes 的小容量FIFO就可以满足传输过程不丢失数据的要求,高速的数据传输成 为可能i图像卡的结构进而变得更简单,体积也更精巧(如:大恒图像研发 生产的.CG300和VTl21图像卡)。随着高性能的PCI.Express总线的出现, 使用PCI.E总线的图像卡越来越多的出现在市场上,这些图像卡充分利用了 PCI.E的传输带宽优势,通常可同时采集四路以上的图像数据(如:大恒图 像研发生产的VTl42图像卡)。主流的模拟图像采集卡可以支持标准格式的 模拟视频信号,如:PAL、NTSC、CCIR601、RS.170,其采集图像的高分辨 率和帧率是由这些模拟视频信号来决定的。比如,对于PAL制标准的视频信 号,图像卡在进行采集时一般可以达到的最高帧率是25帧/秒,可达到的最 高分辨率是768×576个像素。少数的模拟图像采集卡是专门为连接非标准信 号丽设计,比如RGB三分量输入的图像卡,或连接高分辨率面阵或模拟线阵 的图像卡。这些图像卡由于采用非标准的视频输入信号,因此并非是应用的 主流产品,并且正在逐步被数字图像卡取代。 随着数字相机的出现,专门连接数字相机的图像卡已经成为了图像卡家 族的一大分支。数字摄像机虽然可以不依赖图像卡来完成图像的数字化处理, 但他们仍需要图像卡来提供数据传输的接口并负责将从相机输出的并行图像 数据重新组织后输送到计算机的内存中。在数字摄像机的发展初期,各个摄 像机制造商大多采用LVDS方式来传输图像数据,因此,早期的数字图像卡 也多采用LVDS输入。但是,LVDS并没有规定采用的连接线以及相应的接 插件规范,摄像机和采集卡厂商各自定义了自己产品的连接规范,因此造成 了市场的混乱和使用者的迷惑。为解决这一问题,统一的Camera Link标准 被制定并已投入使用。Camera Link标准规范了数字相机和图像采集卡之间的 接口,采用了统一的物理接插件和线缆定义。从Camera Link标准推出之日 起,各个图像卡厂商就积极支持该标准,因此,LVDS和Channel Link接口 的硬件已经淡出市场。 现阶段图像采集卡产品出现两大分支,一种仍是采用插卡式,随着PCI 总线技术的成熟,使得采用PCI总线的图像采集卡逐步取代采用ISA总线接 口的采集卡。在国内,中自公司、微视等都推出系列PCI图像卡产品。该类 产品的特点是;采用PCI总线,在Windows平台上编制图像处理软件。另外 6 哈尔滨工程大学硕十学位论文 一种是采用大规模集成电路或专用芯片取代计算机的脱机图像处理系统。随 着DSP芯片集成度、运算速度的大幅度提高,价格大幅度降低,DSP芯片成 为脱机图像处理系统的主流处理器。国内相关技术起步较晚,但发展很快。 90年底末就有比较成熟的产品出现。典型产品有闻亭公司的WT6021P/PA图 像处理系统,中科院沈阳自动化研究所开发的基于DSP的视频跟踪装置,都 取得了很好的效果。 如果用PC机完成图像数据的处理,通用PC对于图像的数字处理很难达 到实时要求。近些年来,在高速信号处理技术中FPGA+DSP+RAM方式是目 前国际上比较通用的方法。随着DSP芯片集成度、运算速度、数据吞吐率等 性能的不断提高,DSP不再局限于传统音视频处理及离散信号处理等方面的 应用,它己被广泛应用于许多实时视频处理与传输领域。而CPLD/FPGA容 量已越来越大,因此可把系统的部分或全部处理功能集成在一块芯片上。与 传统的逻辑门阵列相比,它不仅具有设计方便、灵活和校验快等特点而且还 有设计可随意改变的特点。CPLD/FPGA可按照设计者要求实现阵列与流水 线处理,实现对信号的高速实时处理。此外,CPLD/FPGA特别适合大数据 量信号的高速简单处理。现在,DSP及CPLD/FPGA为核心器件的高性能图 像实时处理系统和新型图像识别与跟踪算法已经开始出现在各种智能系统 中。 目前,由于PCI总线的诸多优点,在没有特殊限制的场合,采用计算机 +PCI接口的图像采集卡仍将是图像处理系统的主流配置。但随着半导体技术 的飞速发展,基于DSP和FPGA的大规模集成电路的脱机图像处理系统的开 发与应用将达到更高的水平。 1.4本文的主要研究工作 基于以上论述的内容,本论文根据Camera Link接口协议的特点和图像 采集卡实现的功能,设计了基于Camera Link接口的图像采集及显示系统, 通过验证为图像处理系统的后续开发提供支持。全文的主要内容安排: 第1章绪论:分析并比较了几种常用的数字相机接口,介绍课题研究的 背景、意义及国内外的研究现状,并给出了本课题的主要研究工作。 第2章系统设计方案:比较了Camera Link两种图像采集卡的优点,根 7 哈尔滨工程大学硕十学位论文 据课题特点提出了基于FPGA的Camera Link图像采集设计方案。 第3章Camera Link接口介绍:详细介绍了Camera Link接口的工作原理 和接口协议的内容,并简单介绍了低压差分信号(LVDS)的工作原理和典型 的LVDS接口类型。 第4章图像采集系统设计:设计了基于CameraLink接口相机的图像采 集和显示系统,给出了设计LVDS系统的注意事项。 第5章程序设计及调试结果:给出了调试结果,验证了设计,为后续研 究打下了良好的基础。 8 哈尔滨工程大学硕士学位论文 葺置昌;宣;暑暑葛;;;皇宣暑i昌昌i "l i Ji: i(i 第2章系统设计方案 i ';誓;;宣罱暑宣誓暑宣 高速面阵CCD数字相机能够为实时图像处理系统提供高分辨率、高帧 频、高灵敏度、高对比度的实时图像。采用Camera Link接口的高速CCD数 字相机作为图像处理系统的视频信号输入源,有着非常广阔的应用前景。 我们选择了面阵CCD数字相机作为我们的信号源,这种相机的CCD类 型是面阵帧转移CCD;扫描方式为逐行扫描;接口是Camera Link接口;黑 白相机;具有内外同步功能:曝光时间可调;数据位是8bit等特点。本文只 关注相机的接口即Camera Link接口的数据传输和相机的控制。 2.1 Camera Link的两种图像采集卡 基于Camera Link的图像采集卡主要有两种方式来实现:一种是基于DSP 方式,另一种是基于FPGA方式。两种方式各有优缺点,下面就这两种实现 方式作简要介绍。 DSP内部结构使它具有的优势为:所有指令的执行时间都是单周期,指 令采用流水线,内部的数据、地址、指令及DMA总线分开,有较多的寄存 器。 与通用微处理器相比,DSP芯片的通用功能相对较弱。DSP是专门的微 处理器,适用于条件进程,特别是较复杂的多算法任务。在运算上受制于时 钟频率,而且每个时钟周期所做的有用操作数也受限制。 比较典型的DSP通常用汇编或高级语言如C语言进行编程,实现设计功 能。从效果来说,采用DSP器件的优势在于:软件更新速度快,极大地提高 了系统的可靠性、通用性、可更换性和灵活性,但是DSP的不足是受到串行 指令流的限制。 FPGA包含有大量实现组合逻辑的资源,可以完成较大规模的组合逻辑 电路设计;与此同时,它还包含有相当数量的触发器,借助这些触发器,FPGA 又能完成复杂的时序逻辑功能。通过使用各种EDA工具,设计人员可以很方 便的将复杂的电路在FPGA中实现。FPGA可以无限的重新编程,加载一个 新的设计方案只需要几百毫秒。 9 哈尔滨工程大学硕士学位论文 最后,FPGA是以框图方式编程的,这样很容易看数据流。DSP是按照 指令顺序流来编程的。 综上所述,采用FPGA来实现图像采集卡的功能更为合适,因为FPGA 具有更强的灵活性,能够实现组合逻辑和时序逻辑功能。采用FPGA设计人 员可以将更多的精力放在系统设计上,而主要的功能可以通过VHDL语言较 为轻松地实现。 2.2基于FPGA的Camera Link图像采集卡设计方案 一般地,图像采集系统可分为图像输入,图像采集,图像存储,图像输 出四部分,而首要的环节就是CCD摄像机图像的捕获采集。如何准确地将摄 像机输出信号采集并传输给后续的电路板进行处理,将是整个图像采集系统 的关键。 基于图像数据传输和相机控制的双重考虑,论文采用了基于Camera Link 接口的CCD数字相机控制与数据传输方案。选用FPGA作为核心处理器, 通过巧妙设计,利用CCD数字相机的外触发信号(CCl)实现了对相机曝光 时间控制。并通过低速串行命令通信信号可以对相机进行设置。由于采用了 Camera Link接口使相机的图像数据能够在带宽高、数据传输率高的总线上进 行传输,确保了实时图像数据的传输。 本设计主要由接口控制单元、图像接收单元、逻辑控制单元、图像输出 单元四部分组成,如图2.1所示。 图4.1系统设计框图 图像接收单元,主要根据Camera link协议完成图像数据的接收,并将串 行的LVDS信号转换为LVCMOS/LVTTL信号。 接口控制单元主要完成对相机的控制,及图像采集系统与相机间的异步 串行通信。 lO 哈尔滨工程大学硕士学位论文 逻辑控制单元控制着所有功能模块的协同工作主要完成两个任务:根据 工作状况实现相机控制;接收相机的视频信号并输出。 图像输出单元完成图像数据的输出显示。 2.3系统选型 2.3.1相机的选择 相机的类型选择由需要处理的对象决定。从实际需要、开发成本以及开 发的难易程度几个方面,在本设计中,我们选用的相机类型为高分辨率,黑 白逐行线扫描相机。选用的这种相机的重要技术指标包括“1: 1.分辨率: 图像采集中分辨率一般有五种类型。图像分辨率是指行和列上像素的点 数,由相机的传感元件数目决定。空间分辨率指的是在图像上每个像素代表 的在实际中的大小,一般用cm/pixel这样的形式作单位,它由图像分辨率和 取景范围决定。特征分辨率代表的是能可靠表示一个物体特征的最小尺寸, 一般用长度单位。在实际中,图像上的3-4个像素可以被认为能可靠的表示 一个物体的特征。测量分辨率表示对象所能被检测出的最小位置和尺寸变化, 使用长度单位。像素分辨率指的是每个像素的灰度和颜色的尾市。在实际应 用中,应根据情况再决定采用其中的哪些类型的分辨率。 2.灵敏度; 3。相机在横向上的取景范围; 最终我们选择IMPERX公司的IPX.4M15.L相机【7】。其特点可以概括如 下: >体积较小,为76mmx76mmx49mm; >信号和电源分别为单独的连接; > 输入输出信号采用EIA一44(LVDS)信号标准; >2048x2048像素,7.41smx7.4岬的像素点; >8/10位的数据输出; >用户可选的帧频、曝光时间、相机增益、放大系数等; 哈尔滨工程大学硕士学何论文 ifl' il 2.3.2 FPGA芯片选择 EPlC6是ALTERA公司Cyclone系列FPGA中的一款【8】。ALTERA的 Cyclone系列FPGA在同ASIC和DSP相竞争的价格点上提供了可编程逻辑 特点。这些低成本的器件是在广泛听取了数百位客户意见之后的全新设计, 提供了大批量所需的专门特性,如嵌入存储器、外部存储器接口和时钟管理 电路。Cyclone系列FPGA是大批量价格敏感应用的最佳方案,这些应用过 去通常采用固定的方案如门阵列和标准单元。 Cyclone系列FPGA是基于低成本优化的,全铜工艺的1.5V SRAM工艺, 相对竞争对手的FPGA,仅一半的成本,依然提供强大的功能。最高达20060 个逻辑单元和288K位的RAM,除此之外,Cyclone系列的FPGA还集成了 许多复杂的功能。Cyclone提供了全功能的锁相环(PLL,Phase Locked Logic), 用于板级的时钟网络管理和专用I/O接口,这些接口用于连接业界标准的外 部存储器件。ALTERA的Nios.II系列嵌入式处理器的IP资源也可以用于 Cyclone系列FPGA的开发。设计者只需下载ALTERA提供的完全免费的 Quartus 1I网络版开发软件就可以马上进行Cyclone系列FPGA的设计和开发。 Cyclone系列器件提供低成本FPGA解决方案,具有无与伦比的灵活性 和高性能的系统集成性,集体表现在一下几个方面: 1.成本优化的构架:Cyclone FPGA具有多大20060个逻辑单元,容量 是以往低成本FPGA的四倍。Cyclone器件的逻辑资源可用来实现复杂的应 用。 2.嵌入式存储器:Cyclone器件中M4K存储块提供288Kbit存储容量, 能够被配置来支持多种操作模式,包括RAM、ROM、FIFO及单口和双口模 式。 3.外部存储其接口:Cyclone器件具有高级外部存储器接口,允许设计 者将外部单数据率(SDR)SDRAM,双数据率(DDR)SDRAM和DDR FCRAM 器件集成到复杂系统设计中,而不会降低数据访问的性能。 4.支持LVDS I/O:Cyclone器件具有多达129个兼容LVDS的通道,每 个通道数据率高达640Mbp。 5.支持单口I/O:Cyclone器件支持各种单端I/O接口标准,如3.3.V、 12 哈尔滨工程大学硕士学位论文 2.5.V、1.8.V、LVTTL、LVCMOS、SSTL和PCI标准,满足当前系统要求。 6.时钟管理电路:Cyclone器件具有两个可编程锁相环(PLL)和八个 全局时钟线,提供健全的时钟管理和频率合成功能,实现最大的系统性能。 Cyclone PLL具有多种高级功能,如频率合成、可编程相移、可编程延迟和 外部时钟输出。这些功能允许设计者管理内部和外部系统时序。 7.接口和协议:Cyclone器件支持诸如PCI等串行、总线和网络接口, 可访问外部存储器以及拥有多种通信协议,如以太网协议。 8.热插拔和上电顺序:Cyclone器件具有健全的片内热插拔和顺序上电 支持,确保上电顺序无关的正常工作。这一特性在上电前和上电期间起到了 保护器件的作用并使I/O缓冲保持三态,让Cyclone器件成为多电压系统及 需要高可用性和冗余性应用的理想选择。 9.DSP实现:Cyclone器件为在FPGA上实现低成本数字信号处理(DSP) 系统提供了理想的平台。 10.串行配置器件:Cyclone器件能用Altera新的串行配置器件进行配置。 11.NiosII系列嵌入式处理器:Cyclone器件的NiosII系列嵌入式处理器 能降低成本,增加灵活性,非常适合于替代低成本的分离微处理器。 结合以上Cyclone系列器件特点,Cyclone系列芯片内部主要由逻辑阵列 块(Logic Array Block,LAB)、多路连接(MultiTrack Interconnect)、嵌入式 存储器(Embedded Memory)、全局时钟网络(Global clock network)、输入 输出结构(I/o Structure)组成。 系统中,我们选用Cyclone系列的EPlC6Q240C8型号芯片,该芯片具有 5980个LE单元,24个M4K存储块,92l 60bits的RAM容量,2个PLL, 185个可用I/O引脚,使用PQFP封装。 2.3.3电平转换芯片选择 本设计的重点就是使用Channel Link接收芯片接收由相机送出的图像数 据信号。Channel Link芯片主要由美国国家半导体公司(NS)生产。因此, 根据相机的输出特性我们选择了DS90CR288A作为Channel Link的接收芯 肯o DS90CR288A的主要功能是把4对LVDS信号转为28位CMOS/TTL电 哈尔滨丁程大学硕士学位论文 平的单端信号【91。在85Mhz的工作频率时,整个芯片的数据吞吐量为 2.38Gbi低 为实现图像采集系统与相机间通信及相机的控制功能,需要选择相应的 Channel Link芯片实现此功能。根据相机的特性我们选择了DS90LV019作为 串行通信的转换芯片,选择DS90LV03l作为实现相机控制的转换芯片。 DS90LV019是一种专门为高速低压点对点连接应用而设计的驱动器/接 收器对110]。操作电压为3.3V或5V,采用SOIC或TSSOPl4脚封装,它以集 成了一个兼容CMOS/TTL信号的独立驱动器/接收器对为特色。驱动器将TTL 电平转换成低压差分信号地平,这种电平的转换为在低功耗和电磁干扰的情 况下进行高速传输创造了条件。而且,差分信号又能消除共模噪声。接收器 极限是在±1V的共模电压下加上±100mv的摆幅,并且将低压差分信号转换 成标准(CMOS/TTL)电平信号。 DS90LV031是四方的CMOS差分线性驱动器,可以应用在低功耗和高 速数据传输情况下【ll】。DS90LV031可以将3V的CMOS/TTL电平信号转换 成低压差分信号输出,另外,它的输出端还支持三态功能以降低功耗。 2.3.4显示设备选择 在许多图像处理系统中,需要将经过处理的图像显示出来,如果采用传 统的办法将图像数据传回电脑并通过显示器显示出来,那么在传输的过程中 就需要嵌入式系统的CPU不断的对所传输的图像数据信号进行控制,这样就 造成了CPU资源的浪费,同样系统还需要依赖电脑,降低了系统的灵活性。 如果采用FPGA对图像显示进行控制,数据流只需要在整个系统的内部流动, 而不需要依靠计算机,实现了系统的最小化,大大减少了电路板的尺寸,增 强了系统的可靠性和设计的灵活性。VGA接口是LCD液晶显示设备的标准 接口,应用范围很广。但VGA接口的能力有限,无法支持高分辨率、色度、 更缺乏用户要求的对高清内容进行保护的功能。而LVDS接口可以支持高分 辨率高色度的传送。因此,根据本系统的特点选用上海广电NEC液晶显示有 限公司的SVAl70SX01TB彩色TFT液晶显示器。 SVAl70SX01TB彩色LCD模块由非晶硅薄膜晶体管液晶面板和背光源 组成,并且液晶面板装配有驱动TFT阵列的LSI驱动电路板子【12J。外部彩色 14 哈尔滨工程大学硕士学位论文 信号(R、G、B)数字信号通过信号处理基板变换成合适的信号,输送到驱 动器LSI,用于驱动TFT有源矩阵。当外部彩色信号输入到TFT时,TFT作 为电光开关调节背光源的透过光强。每个像素的光经过红、绿、蓝彩膜形成 彩色图像。 . 其特点如下: >Si TFT有源矩阵方式 >LVDS接口(2个) >解析度SXGA:(1280X 1024) >响应时间:12ms >信号系统:8位RGB数字信号,时钟,数据时能 >电源电压:5V >电源功耗:22.7W 2.4本章小结 本章分析了基于DSP和FPGA的两种Camera Link的图像采集卡的优缺 点。根据采集卡实现的功能:图像数据接收、相机控制及采集卡与相机间的 串行通信、图像数据显示,确定了基于FPGA的Camera Link图像采集系统 设计方案,并简单介绍了所用器件的特点及功能。 昌i宣;宣置, ii ....i i 哈尔滨工程大学硕士学位论文 ;l 第3章Camera Link接口介绍 iI青宣;;冀 Camera Link是一种基于视频应用发展而来的通信接口【13】。过去,工业 数字视频市场在相机和图像采集卡之间已经锁定了一种通信方式,相机制造 商和图像采集卡制造商使用不同的连接器发展他们的产品,这使得线缆很难 整合生产,给用户也带来很多麻烦114]。同时,随着数据传输速率和复杂性的 不断提高,对一种通用性标准的需求就变得非常重要了。在高数据率、综合 数据交换的时代,手工制作的线缆已经不能可靠的满足需求。为保证在高数 据率条件下通信的可靠性而特别设计的,通过指定一个标准的引脚分配和线 缆装配方法——.c锄era Link标准来确保兼容设备能够轻而易举地连接在~ 起。Camera Link标准可以使用户通过大批量购买线缆来降低开发成本。并且, 标准接口的存在也大大节约了用户整合一套兼容的相机和图像采集卡而花费 在获得技术支持上的时间。 3.1 Camera Link技术简述 当前,多数数字视频解决方案中使用被看作为RS.644的LVDS(低压差 分信号)通信技术,虽然RS.644已经较RS.422有了改进,但是它仍然需要 大容量的线缆,在传输速率方面也受限制。为了解决这个问题,National Semiconductor公司基于Channel Link技术发展了Camera Link标准。Channel Link是基于LVDS技术发展而来的,它是一种用于传输视频数据的新技术051。 Channel Link使用一个并转串驱动器和一个串转并接收器传输数据,其数据 传输速率可达2,38Gbps。 如图3.1所示,Channel Link驱动器将28位CMOS/TTL信号转换为四 条LVDS数据流【16】。一个锁相环传输时钟通过第五条LVDS链路与其它LVDS 数据流并行传输。在传输时钟的每个周期,28位输入数据被采样和传输。 Channel Link接收器将数据流转换回28位的CMOS/TTL并行数据。 Channel Link技术有很多优点。它是建立在现有的,容易理解和学习的 技术(例如TTL和LVDS)之上的一种数据传输技术,所以很容易学习和应 用。Channel Link芯片不但价格便宜而且易于使用。同时,既然它使用低摆 16 哈尔滨工程大学硕士学位论文 幅差分电流模式驱动,那么Channel Link就降低了电磁干扰。Channel Link 技术的主要优势在于它的数据线多路技术,这种技术使线缆使用量大大缩减。 如果使用传统的RS.644技术高速传输28位数据,那么在传输线缆上就需要 56只终端电阻;而使用Channel Link技术只需要11只终端电阻(4对数据线, l对时钟线和至少一个地),所以不但线缆外形较小而且降低了屏蔽要求,这 也意味着可以在线缆上使用较小的连接器。 图3.1 Channel Link工作原理图 3。1。1相机信号 在Camera Link标准中,相机信号分为四种【17】: >图像数据信号 >相机控制信号 >串行通信信号 > 电源信号 1)图像数据信号 Camera Link标准定义了4位数据有效信号和24位图像数据信号,并且 17 哈尔滨_丁程大学硕士学位论文 规定了他们的信号电平,这些信号都是通过Channel Link技术进行传输的。 驱动器、接收器以及连接器上有关这些信号的定义和分配都是由Camera Link 标准规定的。表3.r给出了由CameraLink标准确定的数据有效信号和数据信 号的名称和定义。. 表3.1图像数据信号名称及定义 信号名称 Frame Valid Line Valid Data Valid Spare Port AO。A7 through Port H0..H7 图像数据与Channel Link芯片的连接 缩写格式 定义 FVAL 帧有效时为高电平或l。在行扫描相机中接高电平 或留作它用 LvAL 行有效时为高电平或1 DVAL 当相机数据率低时使用,数据率高时直接接高电平 SP 保留信号 PIAO..PA7 端口A至H是逻辑8位字,用来定义数据是怎样 thr 多元化的。单28位Channel Link器件使用A,B,C PH0..PH7 端口;56、84位器件等使用其余端口 Camera Link标准定义了从A到H8个端口,它们都是逻辑8位的字,用 来说明图像数据位在驱动器/接收器上是如何分配的。 2)相机控制信号 Camera Link标准定义了4对LVDS线缆用来实现相机控制,它们被定义 为相机的输入信号和图像采集卡的输出信号。相机制造商可以自由的定义这 些信号以满足他们的特殊产品。一般情况是这些信号命名为: Camera Controll(CCl) Camera Control2(CC2) Camera Control3(CC3) Camera Control4(CC4) 表3.2给出了通常相机制造商对这些控制信号的定义。 表3.2相机控制信号的定义 信号名称 Camera Control l Camera Control2 Camera Control3 Camera Control4 缩写格式 CCl CC2 CC3 CC4 定义 EXSYNC(外部同步信号)下降沿触发读取数据 PRIN(像素重置)低电平有效 FORWARD---高电平有效。低电平翻转 保留信号(未定义) 18 哈尔滨工程大学硕士学位论文 3)串行通信信号 Camera Link标准定义了2对LVDS线缆用来实现相机与图像采集卡之间 的异步串行通信控制。相机和图像采集卡至少应该支持9600的波特率。这两 个串行信号是相机:. SerTFG(相机串行输出端至图像采集卡串行输入端) SerTC(图像采集卡串行输出端至相机串行输入端) 其通信格式为:1位起始位、8位数据位、1位停止位、无奇偶校验位和 握手位。 当访问和使用异步串行口时,Camera Link标准为相机制造商和图像采集 卡制造商提供了一个双方共同遵循的方针,即图像采集卡制造商必须提供一 个API(应用程序接口)。用户通过DLL(动态链接库)对串行通信进行管理。 Camera Link标准推荐图像采集卡制造商提供一个用户接口。这个用户接口应 该至少包含一个终端程序,通过这个程序用户可以发送和接收一个字符串或 几个字节的文件。 4)电源 相机的电源并不是由Camera Link连接器提供的,而是通过一个单独的 连接器提供。Camera Link标准允许相机制造商自由定义电源连接器和相机的 工作电流和工作电压。 例如IMPERX公司生产的Camera Link接口相机使用了HIROSE公司的 10针电源连接器(如图3.2所示)作为标准。 .1 8 2 3 图3。2 Hirosel0针电源连接器 表3.3给出了Hirsoel0针电源连接器的引脚定义 19 引脚 l 2 3 4 5 6 7 8 9 lO 哈尔滨T程大学硕七学位论文 表3.3 Hirosel0针电源连接器引脚定义 信号 -TRIGGER IN +TRIGGER IN 类型 TT卜输入 TT卜输入 GND 电源~输入 GND 电源一输入 +12V 电源~输入 +12V 一STROBE oUT 电源一输入 TTL~输出 +STRoBE oUT TTL~输出 +12v-C 用户~输出 GND.C 用户~输出 3.1.2结构 CameraLink接口包括三种结构,分别为:初级结构、中级结构、高级结 构。初级结构由一对Channel Link驱动器/接收器和四对用来控制相机的 LVDS线缆、两对用来进行相机和图像采集卡之间串行通信的LVDS线缆组 成(如图3.3所示)。 既然一对Channel Link驱动器/接收器只能够传输28位并行图像数据, 那么初级结构就不能满足所有的情况。中级结构包括两对Channel Link驱动 器/接收器和四对相机控制线缆两对串行通信线缆。中级结构最高可传输56 位并行图像数据。高级结构包括三对Channel Link驱动器/接收器和四对相机 控制线缆两对串行通信线缆。高级结构最高可传输84位并行图像数据。如图 3.3所示,初级结构需要使用一条标准电缆连接相机和图像采集卡,中级结构 或高级结构则需要两条。 20 图3.3 Camera Link接口结构图 哈尔滨T程大学硕士学俯论文 3.1.3端口和端口位分配 Camera Link接口包括三种结构,分别为:初级结构、中级结构、高级结 构。初级结构由一对Channel Link驱动器/接收器和四对用来控制相机的 LVDS线缆、两对用来进行相机和图像采集卡之间串行通信的LVDS线缆组 成(如图3.3所示)。。‘ 1)端口定义 一个端口定义为一个8位的字。在这个8位的字中,最低位(LSB)位 是bit0,最高位(MSB)是bit7。Camera Link标准使用8个端口,即端口A 至端口H。 @11it:Id0-t-i'/、掰i U 12bit I珏-D11N筠’u —n 口 丽磊蔬胃U 一. 。门 L』’ fl[蜊c bitF0C-,F8'-/c1, 一U12 口 '2暾C嘲it L:一娆-7 。门 7 U 1 。门 . j ——b融———_代、———1 1HI 1 几 J a12龇B幛7:cBly幛c7, U ] .n . 图3.4端口分配图 哈尔滨丁程大学硕十学位论文 2)端口分配 在初级结构中,端口A,B和C被分配到唯一的Camera Link驱动器/接 收器对上;在中级结构中,端口A、B和C被分配到第一个驱动器/接收器对 上,端口D,E和F被分配到第二个驱动器/接收器对上;在高级结构中,端 口A、B和C被分配到第一个驱动器/接收器对上,端口D,E和F被分配到 第二个驱动器/接收器对上,端口G和H被分配到第三个驱动器/接收器对上 (见图3.4)。表3.4给出了三种结构的端口分配、Channel Link芯片及连接器 的使用数量情况。 表3.4三种结构的端口分配 结构 端口 芯片数量 连接器数量 初级 A,B,C l 1 中级 A,B,C,D,E,F 2 2 高级 A,B,C,D,E,F,GH 3 2 每一个Camera Link驱动器都有标注着从TX0至TX27的28个数据输入 引脚,相应的接收器有标注着从RX0至RX27的28个数据输出引脚。 3)端口的位分配 从表3.5中我们可以看出在三种Camera Link结构中,图像数据位是怎么 分配到端口的。这种位分配方式已经被应用于市场上最流行的相机上。 表3,5 CameraLink接口的端口分配 驱动器输入信号 对应芯片 Strobe TxCLK Out/TxCLK Irl LvAL TX/RX24 FvAL D、,AL Spare PortA0,PortD0,PortG0 PortA l,PortD 1,PortG l PortA2,PortD2,PortG2 PortA3,PortD3,PortG3 PortA4,PortD4,PortG4 PortA5,PortD5,PortG5 PortA6,PortD6,PortG6 PortA7,PortD7,PortG7 PortB0,PortE0,PortH0 TX,RX25 TX瓜X26 TX/RX23 TX/RXO TX/RXl TX/RX32 TX/RX3 TX/RX4 TX/RX6 TX/RX27 TX/RX5 TX/RX7 哈尔滨rT程大学硕士学位论文 PortB 1,Porte 1,PortH l PortB2,PortE2,PortH2 PortB3,PortE3,PortH3 PortB4,PortE4,PortH4 PortB5,PortE5,PortH5 PortB6,PortE6,PortH6 PortB7,PortE7,PortH7 PortC0,PortF0 PortCI,PortFl PortC2,PortF2 PortC3,PortF3 TX舟tX8 TX,RX9 一 TX/RXl2 TX,RXl3 TX似14 TX/RXl0 TX/RXll TX/RXl5 TX/RXl8 TX,RXl9 TX/RX20 PortC4,PortF4 PortC5,PortF5 TX/RX2l TX瓜汜2 PortC6,PortF6 TX/RXl6 PortC7,PortF7 TX/RXl7 PortC7,PortF7 TX/RXl7 如果使用端口D和G,那么它们与器件的连接方法与端口A的相同,同 样,如果使用端口E和H,它们与器件的连接的方法与端口B的相同,端口 F的与端口C的相同。 如果相机在每个周期内仅输出一个像素,那么就使用分配给像素A的端 口;如果相机在每个周期内输出两个像素,那么使用分配给像素A和像素B 的端口;如果在每个周期内仅输出三个像素,那么就使用分配给像素A,B 和C的端口;依此类推至相机每周期输出八个像素,那么分配给A到H的 八个端口都将被使用。 3.1.4连接器及引脚分配 Channel Link的高速率传输使选择连接器和电缆这一环节变得非常重 要。是否依照Camera Link标准中关于对电缆、连接器和引脚定义的规定去 设计相机是相机和采集卡成功运转与否的关键因素。 1)连接器 3M公司的26.pin MDR(Mini Ribbon)连接器之所以被选择为Camera 24 ;ii;i;i;;ii"i———— …-—'——— 哈尔滨T程大学硕十学位论文 一—— 一——|il置暑;暑;宣宣i;皇;;宣;;暑i;昌ii;i暑i; Link配套使用是因为它优秀的设计和先前用于Channel Link高速传输的成功 经验f18】。 2)连接器引脚分布 表3.6给出了安装于相机和图像采集卡上的26.pin MDR连接器的引脚定 义。 表3.6相机、图像采集卡、连接器引脚定义 中级、高级结构 相机连 图像采 ChanneI Link 电缆 接器 集卡 信号 初级结构 (包括相机控银 和串行通信) 相机连接 图像采 Channel Link 器 集卡 信号 l 1 Inner shield Inner shield l l Inner shield 14 14 Inner shield lnner shield 14 14 Inner shield 2 25 YO. PAIRl. 2 25 XO- 15 12 Y0+ PAIRl+ 15 12 X0+ 3 24 Y1. PAIR2. 3 24 X1. 16 1l Y1+ PAIR2+ 16 1l X1+ 4 23 Y2. PAIR3. 4 23 X2. 17 10 Y2+ PAIR3+ 17 10 X2+ 5 22 Yclk- PAIR4. 5 22 Xclk. 18 9 YcIk+ PAIR4+ 18 9 Xclk十 6 21 Y3- PAIR5. 6 21 X3. 19 8 Y3十 PAIR5+ 19 8 X3+ 7 20 100 Q PAIR6+ 7 20 SerTC+ 20 7 Terminated PAIR6. 20 7 Serl℃. 8 19 ZO- PAIR7. 8 19 SerTFG. 21 6 Z0+ f狐IR7+ 21 6 SerTFG+ 9 18 Z1. PAIR8. 9 18 CCl. 22 5 Zl+ PAIR8+ 22 5 CCl+ 10 17 Z2. PlAIR9+ 10 17 CC2+ 23 4 Z2+ PlAIR9. 23 4 CC2. 11 16 Zclk. PAIRl0. 11 16 CC3+ 24 3 Zclk+ PAIRl0+ 24 3 CC3— 12 15 Z3. PAIRll+ 12 15 CC4+ 25 2 Z3+ PAIRll. 25 2 CC4一 13 13 Inner shield Inner shield 13 13 Inner shield 26 26 Inner shield Inner shield 26 26 Irifler shield 哈尔滨丁程大学硕士学位论文 3)屏蔽 Camera Link标准推荐连接器和电缆的内部屏蔽(Inner shield)与相机的 数字地连接。同时,Camera Link标准还推荐了图像采集卡的内部屏蔽引脚要 通过一个0欧姆的电阻与数字地相连。另外,没用到的线对应在两端各接一 个100欧姆左右的终端电阻。 3.2 LVDS技术概述 当前,由于信号处理系统越来越大,这使得所需传送的数据量越来越大, 速度越来越快,而目前存在的点对点物理层接口如RS.422、RS.485、SCSI 以及其它数据传输标准,由于其在速度、噪声、EMI、功耗、成本等方面固 有的限制越来越难以满足当前的数据传输的高宽度。LVDS(Low Voltage Differential Signaling)是一种小振幅差分信号技术,使用非常低的幅度信号 (约为350mV)通过一对差分PCB走线或平衡电缆传输数据[191。它允许单 个信道传输速率达到每秒数百兆比特,其特有的低摆幅及恒流源模式驱动只 产生极低的噪声,消耗非常小的功率。它的出现解决了物理层点对点传输的 瓶颈问题,满足了数据高速传输的要求。 低电压信号具有快速的位传输率、较低的功率以及更少的噪声干扰等优 点。因为逻辑状态之间只有约为350mV的电压差别,因此电压变化极快,即 使信号的电位迅速转变,但转换速率(slew rate)不会加快,由于转变速度 减慢,辐射场的强度也大幅减弱。此外,由于转变速度减慢,传输路线阻抗 不连续性的反射也不会成为大问题,有助于减低电波辐射量和串音的干扰。 由于低电压摆幅可以减低低端电阻器的电压,所以可以减低其功率的消耗。 低电压还可以减少高密度集成电路的功率消耗和芯片内部的散热,有助于提 高集成度。而采用差分信号传输可以有效克服共模噪声,共模噪声是系统噪 声的主要来源。 3.2.1 LVDS原理 一个简单的LVDS传输系统由~个驱动器和一个接收器通过一段差分阻 抗为100f2的导体连接而成,这是单工方式,必要时也可以使用半双工、多 点配置方式,但一般在噪声较小、传输距离较短的情况下才适用【20】。驱动器 哈尔滨工程大学硕七学位论文 和接收之器主要完成TTL信号和LVDS信号间的转换。 图3.5为LVDS的原理简图,LVDS驱动器的恒流源(通常为3.5mV)驱 动一对差分信号线,在接收端有一个很高的直流输入阻抗(几乎不消耗电流), 所以几乎全部的驱动电流将直接流经约为100[2的终端电阻,从而在接收器 输入端产生幅度约为350mV的电压。当驱动状态翻转时,流经电阻的电流方 向改变,于是在接收端产生一个有效的“0"和“l"逻辑状态。 Driver + 图3.5 LVDS工作原理简图 3.2.2 LVDS优点 LVDS技术之所以能够解决目前物理层接口的瓶颈,正是由于其在速度、 噪声、EMI、功耗和低成本等方面的优点,这些优点如下: 1)高速传输能力 LVDS技术的恒流源模式低摆幅意味着LVDS能高速驱动,LVDS驱动器 能以超过155.5Mbps的速度驱动双绞线对,距离超过10m,LVDS具有的高 速传输性能使得LVDS在计算机、通信设备和消费电子等方面得到了广泛应 用。由于LVDS较TTL传输数据率快,通常在驱动器侧使用串化器,在接收 器侧使用解串器可以实现多个TTL信道和一个LVDS信道的转换,以提高信 号速率,降低功耗,并减少传输通道和接口数,从而降低了设备的复杂性。 2)低噪声、低电磁干扰 LVDS产生的电磁干扰低,这是因为低电压摆幅、低边沿速率、奇模式 差分信号和恒流驱动器的尖峰电流只产生很低的辐射。传输通路上的高频信 27 哈尔滨-EN大学硕士学位论文 号跳变产生辐射电磁场,场强正比于信号携带的能量,通过减小电压摆幅和 电流能量,LVDS把该场强减到最小。差分驱动器引入了奇模式传输,在传 输线上流过大小相等、极性相反的电流,电流在该线对内返回,使面积很小 的电流回路产生很低的电磁干扰,当差分传输线紧耦合时,串入的信号是作 为共模电压出现在接收器输入的共模噪声中,差分接收器只响应正负输入之 差,因此当噪声同时出现在两个输入中时,差分信号的幅度并不受影响。共 模噪声抑制也同样适用于其它噪声源,比如电源波动、衬底噪声和接地反弹 等。而且,恒流驱动模式不易产生振铃和切换尖峰信号,进一步降低了噪声。 3)低功耗和低成本 随着工作频率的增加,LVDS的电源电流仍保持平坦,而CMOS和”rL 技术的电源电流则会随频率增加而呈指数上升,这是因为LVDS使用的是恒 流源线路驱动器。电流源把输出电流限制到约3.5mA,同时也限制跳变器件 产生的任何尖峰电流。由于没有尖峰电流,就有可能获得1.5Gbps的高数据 率而不明显增加功耗。恒流驱动输出还能容忍传输线的短路或接地,而不会 产生热问题。由于LVDS器件是用CMOS工艺实现的,所以它能提供低的静 态功耗,而且LVDS降低了终端电阻压降,所以也降低了电路的总功耗。 低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适 当噪声边缘和功率消耗大幅减少的低压摆幅。功率的大幅降低允许在单个集 成电路上集成多个接口驱动器和接收器,这提高了PCB板的效能,减少了成 本。 4)具有故障安全(fail.safe)特性确保可靠性。 LVDS接收器在内部提供了可靠性线路,保证在接收器输入悬空、接收 器输入短路以及接收器输入处于驱动器三态输出或驱动器供电终止等情况下 输出可靠(约定为“1”),这一特性的可靠性容限为10~30mV的差分噪声。 LVDS驱动器和接收器还能实现热插拔,因为恒流驱动解决了损坏问题。 除上述各种优点外,LVDS只需要简单的端接电阻。这些电阻可以集成 到芯片之中,与每条传输线配备多个电阻和电容元件相比,大大降低了所需 的费用,同时也节省了一定的空间。另外,LVDS能容忍传输线通路微小的 阻抗失配,只要差分信号在紧耦合的传输通路中通过平衡不连续处,信号仍 能保持其完整性。非阻抗受控连接器、电路板过孔和芯片封装对差分信号的 哈尔滨工程大学硕士学位论文 影响要比对单端信号的影响小的多。 这些特性使得LVDS在计算机、通信设备、消费电子等方面得到了广泛 应用。 3.2.3典型的LVDS接口 图3.6给出了典型的LVDS接口,这是一种单工方式,每个点到点连接 的差分线对由一个驱动器、互连单元和接收器组成[z21。驱动器和接收器主要 完成TTL信号和LVDS信号之间的转换。互连单元包含电缆、PCB上差分导 线对以及匹配电阻。必要时也可以使用半双工、多负载驱动方式。其中半双 工配置方式(如图3.7所示)允许信号在一对差分线上双向传输,但信号传 输时,同时只能有一个方向,且相邻驱动器和接收器的连线(即从,、BB’、 CC’、DD’)要尽可能短,一般不超过12毫米。两个终端匹配电阻使信号幅 度减小,所以这种方式通常只用于低噪声环境,且传输长度不超过10米。多 负载驱动方式(如图3.8所示)即把多个接收器连接到~个驱动器上,在数 据分发应用中很有用,但要求心、BB’尽可能短,一般也不超过12毫米。 图3.6单工配置 哈尔滨工程大学硕十学位论文 图3.7半双工配置 图3.8多负载驱动方式 3.2.4 LⅧS的终端匹配 不管使用的LVDS传输媒质是PCB线对还是电缆,都必须采取措施防止 信号的媒质终端发生反射,同时减少电磁干扰。LVDS要求使用一个与媒质 相匹配的终端电阻(100±20f2),该电阻终止了环流信号,应该将它尽可能 靠近接收器输入端放置。LVDS驱动器能以超过155.5Mbps的速度驱动双绞 线对,传输距离可以超过10米。在实际应用过程中,对速度的限制主要有两 点: 1)送到驱动器的,丌L数据的速度; 2)媒质的带宽性能。通常在驱动器侧使用复用器来实现多个TTL信道 和一个LVDS信号的复用转换(例如并串转换),以提高信号速率,降低功耗。 并减少传输媒质的接口数,降低设备复杂性。 哈尔滨工程大学硕七学位论文 ii;暑;;iii;;宣;宣ii;昌暑皇肓昌;宣;;;;ii昌;i;;;i;;昌;;ii宣i;;i;;ii;;;;i;;ii;;I—— f li I;昌宣宣;昌i;暑;葺 3.3本章小结 Camera Link作为~种基于视频应用发展而来的通信接口,对它的研究具 有一定的实际意义。本章详细介绍了Camera Link接口协议,对Camera Link 的工作原理、信号定义、硬件结构、端口分配和端口位分配、连接器电缆的 引脚分配等做了详细阐述,为接下来的系统设计奠定了基础。同时也简单介 绍了LVDS的原理,优点,典型接口和终端匹配等问题。 哈尔滨下程大学硕士学位论文 第4章图像采集系统设计 根据第二章的系统设计方案,本章设计了图像采集系统的电路。本系统 主要由图像接收单元,接口控制单元,图像输出单元组成。图像接收单元主 要根据Camera link协议完成图像数据的接收,并将串行的LVDS信号转换为 LVCMOS/LVTTL并行信号。接口控制单元主要完成对相机的控制,及图像 采集系统与相机间的异步串行通信。图像输出单元完成图像数据的解码和输 出显示功能。 4.1图像接收单元 图像接收单元的主要功能就是使用Channel Link接收芯片接收由相机送 出的高速视频信号[231。由于相机输出的是LVDS信号电平,而所用的FPGA 兼容LVTTL电平,因此,选择了美国国家半导体公司的DS90CR288A作为 Channel Link接收芯片。 DS90CR288A的主要功能是把4对LVDS信号转换为28位 LVCMOS/LVTTL电平的单端信号。在85MHz的工作频率时,每一对LVDS 信号上的传输速率为595Mbps,整个芯片的数据吞吐量为2.38Gbit/s。图4.1 为DS90CR288A的功能模块图 DS90CR288 CUOS/TTL OUTPUTS 队叫 . 麟l譬丽|z 图4.1 DS90CR288A功能模块图 32 哈尔滨工程大学硕士学位论文 DS90CR288A具有以下特点: >20~85MHz可变频率 >芯片功耗小于250mW >最高297.5Mbyte/sec的带宽,最大2.38Gbit/s的数据吞吐量 >345mV低振幅的LVDS器件电磁干扰小 >能抵抗±1V的共模电压噪声 >兼容TIA/EIA.644 LVDS标准 图4.2给出了DS90CR288A的典型应用方式。 图4.2典型应用示意图 根据MDR26引脚分配设计的图像接收单元如下图所示。 图4.3图像接收单元电路原理图 33 哈尔滨工程大学硕士学位论文 4.2接口控制单元 接口控制单元的主要功能是完成相机与图像采集卡之间的串行通信及图 像采集卡对相机的控{{]1J1241。通过第二章的介绍可知,Camera Link接口相机 有两个与图像采集卡的串行通信信号:SerTFG和SerTC。这两个信号也是 LVDS信号,因此需要在相机和图像采集卡之间加一片收发器,选择国家半 导体公司的DS90LV019作为串行通信的转换芯片。 DS90LV019是一种专门为高速低压点对点连接应用而设计的,其内部集 成了一个LVDS驱动器和一个LVDS接收器,用于实现LVDS和TTL的相互 转换。图4.4为其功能框图。 ,-●lira_n_一 00+ DJN DO- 蝌鞋 DE RE Rl+ ROUT R卜 ■_rolllliral_● 图4.4 DS90LV019功能框图 DS90LV019有四种工作模式,模式的选择是由DE和RE两个信号的状 态决定的。如表4。1所示,当DE和RE都为高时,片子工作在驱动器模式: 当DE和RE都为低时,片子工作在接收器模式;当DE为低,RE为高时片 子工作在三态模式;当DE为高,RE为低时,片子工作在全双工模式。 表4.1 DS90LV019功能表 模式选择 DE RE 驱动器模式 H H 接收器模式 L L 三态模式 L H 全双工模式 H L 本设计中使用一片DS90LV019作为串行通信的收发器(如图4.5所示), 工作模式可有FPGA根据需要确定【25】。 34 哈尔滨工程大学硕士学位论文 Serl℃. 11 SeTTC+ 12 SerTFG. 9 SerTFG+ 10 D0. DE D0+ RE R1.一 DIN Rl+RoUT 1 DE 8 RE 2 Dn 4 R0 DS90LV019 哐 NC 。NC NC VCC GND NC 14 7 l I C <|7 图4.5串行通信电路图 在Camera Link接口相机中有4对相机控制信号(CCl,CC2,CC3,CC4) 也是LVDS信号。因此也需要将FPGA发出的LVCOMS/LVTTL控制信号转 化为LVDS信号,选用国家半导体公司的DS90LV031实现电平转换。其功能 框图如图4.6所示。 ¨+ ‰‰ ” - 他+ ‰‰ 他 - n● DlN5 ‰‰:2 一 ¨+ DIH.‘ ‰‰¨ 一 EN EN’ 图4.6 DS90LV03l功能框图 其中,EN、EN*为芯片使能控制信号,当EN为低电平,EN*为高电平 时DS90LV03l处去高阻状态,输入信号无效,输出为高阻。当EN、EN*为 其它状态时,芯片正常工作。Dinl"一Din4为FPGA发出的相机控制信号,通 过电平转换实现相机控制。 图像接收和接口控制电路如图4,7所示。 图4.7图像采集和接口控制电路 36 哈尔滨工程大学硕士学位论文 4.3图像输出单元 SVAl70SX01TB中内置LVDS接收器,因此选用国家半导体公司的 DS90C385A作为液晶显示器的LVDS驱动器[261。 DS90C385A LVDS驱动器可以将28位的LVTTI/IfvCMOS转换成4路 LVDS信号。它的4个数据链路,可同时传输24位RGB图像数据,3位LCD 时序信号(FPLINE,FPFRAME,DRDY)和1位控制信号。第五个链路传输相 位锁定的时钟信号。在传输时钟频率为85MHz的情况下,信号的传输可到达 每个LVDS数据通道612.5Mbps的传输速率。其特点及功能框图如下: >18~85MHz可变频率 >最高306.5Mbyte/sec的带宽 >最大2.45Gbit/s的数据吞吐量 >345mV低振幅的LVDS器件电磁干扰小 >支持VGA,SVGA,XGA,SXGA,SXGA+,UXGA显示格式 >芯片功耗小于147mW >兼容TIA/EIA.644 LVDS标准 DS90C385A DATA(LVDS) 图4.8 DS90C385A功能模块图 由于SVAl70SX01TB液晶显示器的输入像素数据分为奇偶像素场,因此 需要用2片DS90CR385A构成驱动电路。根据液晶显示器的管脚分配及功能 37 哈尔滨-T程大学硕士学位论文 (如表4。2所示>设计图像输出单元原理图如图4.9所示。 表4.2液晶显示器管脚连接及功能 管脚 1 稳号 DA0* 信号 像素数据 2 DAO十 3 DAl. 像素数据 4 DAl+ 5 DA2. 像素数据 6 DA2+ 7 GND 接地 8 CKA- 时钟信号 9 CKA+ 10 DA3. 像素数据 ll DA3十 12 DB0. 13 DBO+ 像素数据 14 GND 接地 15 DBl+ 像素数据 16 DBl十 17 GKD 18 DB2一 接地 像素数据 19 DB2十 20 e|(8. 21 CKB十 时钟信号 22 DB3. 像素数据 23 DB3◆ 24 GND 接地 25 GND 26 取S嚣L LVDS输入模式 27 GND 接地 28 29 VDD 电源 30 38 Jl i1 莲I 羹 雾 霎 霎 4423 || CCINSO 哈尔滨工程大学硕士学位论文 Txn怕 Tx0U伯. TxlNl TxOU询+ 47 46 霞囊;| TkIN2 -X Tx N4 "Ix 一q5 …… 个.. TxlN7 1XOUTl. 45 42 Tk0UT2. 4l .I^…J‘ 1XOUl2+ 38 TxOUn+ 37 40 g;;群瓣,,GB6,。。8 1XlN8 hIN9 1、INl0。 1XCLKOL,r_ 39 'IxCLKOI-q'+ l7 lXII、 “.—.———竖_!里 Tx—N 2 PWR DOWN 32 "Ix q 3 I VCC 薰,DB…冀.薰:BnB嚣7 18 Tx N 4 9 VCC 26 1.x N1【5 VCC 5 1kfNl 6(甜D 丁xrN 7 GND 1 2. 薰薰|羹||萋 TkfN 8 1XJN 9 …~u 个.f、t‘ GND 兰J一 翻D 29 …u 53 34 TxIN2l TkIN22 PLL VCC 33 PU。GND 1XIN23 35 PLL GND 44 C TxIN24 LⅣDS VCC 49 CLK隘;;31 TkIN25 TxIN26 1klN27 1、CLK咐 I,vDS GND mS GND 啪S CjND 1三_ 49 D 啪露爵露需熏露 熏 DA7 DAl DA2 DA3 DA4 DA5 RA0 RA RA2 R^3 RA4 7 RA5 GAO GA2 GA6 GA4 GA5 BAO B^6 BA7 BA BA2 BA3 BA4 BA5 6=:==:二RA6 引一。:”"弱,一4—678m¨心一”M博份如理∞一篮"拈如” TxIN0 TxfNI 1kIN2 T“N3 "IxIN4 1kIN5 TxIN6 1、IN7 TxJN8 TkIN9 1kINl0 TxINIl 丁xINl2 1klNl3 TxINl4 TxINl5 TxINl6 TkINl7 1.xINl 8 TxINl9 1IxIN20 TxIN2l TxJN22 TkIN23 TxIN24 TxlN25 TxIN26 TkIN27 "IxCLKN 1、OUTO. TkOUTU+ TkOUTI. 1.xOUTl+ TkOUl2. TxOUl2+ 1XOUl3. 1.xOUT3+ TkCLKOLr『. TxCLK ol rr+ R FB PWR D()WN VCC vcC VCC 刚D GND 刚D GND GND PLLVCC PLLGND PLLGND LⅣDSVCC LVDSGND LVDS G'ND LⅣDSGND 1.A卜 1.Al+ TB卜 TBl+ 1℃I. T℃I+ TD卜 TDl+ 1℃U(卜 艚一盯惦一”铊一引鸲一"们一骋 1℃LXI+ C "一让。一9拍一,” PLLVCC PLLGND LVDSVCC LVD¥GND 引一” "一¨ "一 ¨一 钉一们 图4.9图像输出电路 CON30 39 哈尔演工程大学硕士学位论文 图410采集卡实物图 4.4电路中时钟抖动问题的处理 Channel Link器件内部使用了一个锁相环来产生和恢复通过LVDS接口 输出的时钟,串行LvDs数据流的每一位的宽度占时钟周期的七分之一。例 如,在时钟频率为85MHz时每个周期约为I J 76ns,那么一个数据位就大约 为1.68ns。差分时间迟滞(一条差分线内的At)、内部连接时间迟滞(两条 差分线之I刈的△t)和时钟抖动都会减小用来对LⅣDs串行数据流采样的窗口 的大小。注意,务必确保进入驱动器的时钟是没有毛刺的低噪声信号。可以 通过使用退藕电容的方法来减小影响系统性能的开关噪声,这样就可以产生 低抖动的LvDS时钟。作为抖动/迟滞预算的一部分,这些方法为通道和通道 间的迟滞和内部连接迟滞提供了更高的容限。 本设计使用了在电源和地之间连接三个并联的退藕电容(使用多层陶瓷 表贴电容)的办法,这四个电容的容值分别为01 u F,001It F,O 001 u F(如 图411所示)。 哈尔滨工程大学硕士学位论文 图4.11退藕电容的连接方法 另外,在PCB板的设计过程中,设计人员应该将电源和地的线路设计的 宽一些,以确保每一个电容都能有自己的通往地层的路线。如果电路板的空 间限制了旁路电容的数量,那么首先应该确保PLLVCC的旁路,其次是LVDS VCC的旁路,最后是逻辑VCC的。 4.5系统设计注意事项 LVDS传输数据速率在100MHz至2GHz范围内。在这些频率下,PCB 板已经不是一个互相连线的简单集合,因此LVDS系统的设计要求设计者应 具备超高速单板设计的经验并了解差分信号的理论。下面将简要介绍一下几 个需要注意的地方: 1)PCB板 (A)推荐使用4层PCB板(顶层至底层):LVDS信号层、地层、电 源层、TTL信号层。 (B)将CMOSfrTL信号与LVDS信号隔离开来,否则CMOS/TTL信 号的噪声可能会耦合串扰到LVDS线路上。最好将CMOS/TTL和LVDS信号 放在由电源和地层隔离的不同层上; (C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端; (D)使用分布式的多个电容来旁路LVDS设备,表贴电容靠近电源和 地层引脚放置; (E)电源线和地线应该使用粗线(低阻抗)——目的是使之成为低阻 抗点。不要使用50Q布线规则; (F)保持PCB地线返回路径宽而短; 4l 哈尔滨T程大学硕十学位论文 (G)应该使用一根返回地线(ground return wire),连接两个系统的地, 为共模电流提供一个短的返回路径: (H)使用多个过孔(至少两个)连接到电源和地,表贴电容可以直接 焊接到过孑乙焊盘以减少线头。 . 2)板上导线 (A)微波传输线(microstrip)和带状线(stripline)都有较好的性能; (B)微波传输线的优点:一般有更高的差分阻抗、不需要额外的过孔; (C)带状线在信号间提供了更好的屏蔽性能。 3)差分线 (A)如图4.12所示,使用与传输媒质的差分阻抗和终端电阻相匹配的 受控阻抗线,并且使差分线对离开集成芯片后立刻尽可能地相互靠近(距离 小于10毫米),这样既能减少反射又能确保耦合到的噪声为共模噪声: T黼丐辨 啾T 扣硼 图4.12 LVDS差分线设计 (B)如图4.13所示,注意要使一对匹配线的长度差异控制在lOOmils 之内,这样差分线对的长度就可以相互匹配以减少信号扭曲,防止引起信号 间存在相位差而导致电磁辐射,所以要在布线时仔细检查走线长度是否匹配: 图4.13差分线长度匹配示意图 42 哈尔滨工程大学硕十学位论文 (C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配 并实现差分线的隔离,如图4.14所示; m . 图4.14差分线隔离示意图 (D)避免导致组织不连续性的90。走线,要使用圆弧或45。折线来代替; 使差分线相互靠近,平滑弯折,如图4.15所示; 图4.15差分线走线示意图 (E)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的 共模抑制能力。在印制板上,两条差分线之间的距离应尽可能保持一致,以 避免差分阻抗的不连续性。 4)过孔 (A)一般原则:对于高速信号,尽量减少过孑L;信号低于155Mbps, 使用过孔也无妨; (B)对于表面贴片器件,其引脚的LVDS信号走线在PCB表层或者底 层,尽量使用“微带布线’’方式,避免使用过孔链接信号; (C)对于插件器件,由于不使用过孔,其信号线本就可以联接到PCB 的“中间层",这样一来,尽量使用“带状走线",其性能更好。 5)终端匹配 (A)使用终端电阻实现对差分传输线的最大匹配,电阻阻值一般在 90Q~130Q之间,系统也需要此终端电阻来产生正常工作的差分电压; (B)最好使用误差精度在1~2%范围内的表贴电阻跨接在差分线上, 43 哈尔滨工程大学硕士学位论文 必要时也可以使用两个阻值各为50Q的电阻,并在中间通过一个0.1 u F的电 容接地(如图4.16所示),以滤去共模噪声。例如采用电缆传输信号的时候, 一 若环境干扰大,就可以用此方式。 图4.16终端匹配示意图 6)空闲引脚的处理 (A)LVDS输入:让空闲的LVDS接收器输入端开路(悬空),因其内 部防错电路将锁定输出为高阻态。这些接收器输入端的空闲引脚不应连到像 电缆或长的PCB走线等噪声源上,使其在附近悬空。LVDS接收器是高速、 高增益器件,如果拾取了差分信号将导致接收器动作,这不但将在输出端产 生错误传输而且会增加功耗; (B)LVDS及TTL输出:让所有空闲的LVDS及TTL输出端开路(悬 空)以节省功耗,不要将它们连接到地线上; (C)TTL输入:将没有使用的r丌L发送/驱动输入、控N/使能信号接 到电源或地或某种可能保持开路的状况。有些器件提供内部下拉(或上拉) 器件来偏置。最好参考数据手册以获得器件特性的信息,这类信息通常包含 在说明中。 7)媒质(电缆和连接器)的选择 (A)使用受控阻抗媒质,差分阻抗约为100f2,不会引入较大的阻抗不 连续性: (B)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通 常比非平衡电缆好; (C)电缆长度小于0.5m时,大部分电缆都能有效工作,距离在O.5m~ 10m之间时,CAT3(Category 3)双绞线对效果好、便宜并且容易买到,距 哈尔滨1二程大学硕士学位论文 离大于10m并且要求高速率时,建议使用CAT5双绞线对。 8)在噪声环境中提高可靠性设计 LVDS接收器在内部提供了可靠性线路,用以保护在接收器输入端悬空、 接收器输入端短路以及接收器输入匹配不当等情况下输出的可靠性。但是, 当驱动器三态或者接收器上的电缆没有连接到驱动器上时,它并没有提供在 噪声环境中的可靠性保证。在这种情况下,电缆就变成了浮动的天线,如果 电缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会开关或 者振荡,如果此种情况发生,建议使用平衡或屏蔽电缆。另外,也可以通过 外加电阻来提高噪声容限,如图4.17所示。图中R1、R3为可选的外接电阻, R2≈100Q,R1和R3的阻值应足够大,一般来说R1、R3应当为:VCC=5V 时大于20kQ,VCC=3.3V时大于12kD。 Vcc Vce 图4.17提高噪声容限示意图 当然,如果使用内嵌在芯片中的LVDS收发器,由于一般都有控制收发 器是否工作的机制,因而这种悬置不会影响系统。 9)信号分发 对LVDS信号进行分发处理,即将一路LVDS信号发送到多个接收器件, 一般情况下可以采用两种方式: 直接联接方式(如图4.18所示); 45 哈尔滨工程大学硕士学位论文 图4.18直接联接方式 实践证明,在信号速率不高(≤155Mbps时),这种联接方式是可以的。 在PCB布线时,尽量按照总线走线来布线比较好,如图4.19所示。当信号 速度过高时,容易导致信号反射。由于避免不了过孔的存在,也影响传输质 量,高速时不要采用这种方式; 图4.19总线布线示意图 (B)采用专用芯片对LVDS信号进行分发处理 与上述直接总线方式联接相比较,此种做法显得保守一些,但对于提高 硬件系统可靠性,保障信号传输质量而言,其优点是不言而喻的。具体采用 何种芯片要视具体情况而定,在此不一一列举。 总之,在进行系统设计之前,以下几点应该优先得到考虑: 1)系统设计必须优先考虑电源和地在系统中的分布: 2)第二步就是考虑传输线的结构及其布局布线; 3)完成余下的数字部分设计; 4)经常观察和修改整个布局。 4.6本章小结 哈尔滨工程大学硕士学位论文 图像采集系统设计是整个课题的关键部分。本章根据前述的设计方案, 设计了基于FPGA的Camera Link接口相机图像采集显示系统。包括图像接 收单元、接口控制单元、图像输出显示单元,通过实际调试实现了图像采集 显示的功能,达到了系统的要求。LVDS传输的高速率意味着PCB板已经不 是简单的互相连线的集合,要求LVDS系统的设计者具备高速电路的设计经 验并了解差分信号的理论,因此在本章中分析了设计LVDS系统应该注意的 事项。 47 哈尔滨工程大学硕十学位论文 第5章程序设计及调试结果 5.1逻辑控制单元设计 逻辑控制单元是整个系统能否正常工作的关键,它控制着所有功能模块 的协同工作,达到系统的要求。逻辑控制单元主要完成两个任务:根据工作 状况实现相机控制:接收相机的视频信号并输出。图5.1是逻辑控制单元的 程序流程图。 图5.1逻辑控制单元流程图 哈尔滨工程大学硕十学位论文 5.2图像采集显示程序设计 本设计使用的IMPERX公司的IPX.4M15.L摄像头,此摄像头可以输出 分辨率为2048×2048的黑白图像。4M15支持两种输出模式,单通道模式时 可以以15帧/秒的速度输出分辨率为2048×2048的整帧图像。双通道模式时 一帧图像被分割成左右两半,各为1024×2048,‘图像数据由两个端口同时输 出,再在图像采集卡中将两部分图像进行合成。相机默认的输出模式为双通 道模式。 下面给出了相机输出信号时序图。 12em舟 pi)【ets 3Do艏 2Bd8fIi pixe穗 柏0鼹 4buffer pixels 1∞穗 2048 adive data pixels 512∞溜 4buffer pixets '∞飓 28 dark pixets 7∞灌 DATA. LvAL.。,。。。。。。。…。。。。。.厂娟] 图5.2单通道模式行有效时序图 ,似靴 DATAl ,似耘 DⅣrA2 勰㈤ Z腿 图5.3双通道模式行有效时序图 49 哈尔滨下程大学硕士学位论文 0ATA. 眦 一一厂铃] 图5.4单/双通道模式帧有效时序图 数据有效(DVAL)的时序图没有给出,但根据数据有效信号的定义(当 输出图像数据时DVAL为高),可知DVAL对数据采集没有影响。 在双通道模式下,图像数据以每个通道8位的形式输出,共16位图像数 据。根据双通道模式下LVAL、FVAL的时序图,提取图像数据的VHDL程 序如下: if cclk’event and cclk=’l’then iffval=’1。then iflval=’1’then cdata_tmp<=cdata; endif; end if; end if; cclk为Camera Link接口提供的时钟信号,cdata为图像数据信号。 本设计使用的液晶显示器输入信号需要按照~定的时序输入,其水平信 号和垂直信号的时序如图5.5所示。以LVAL作为液晶显示器的数据有效信 号(DE),以Camera Link输出的时钟信号cclk作为输入液晶显示器的时钟信 号。 水平信号时序 哈尔滨工程大学硕士学位论文 DAlA(A) DAlfA(B) ]。一厂“]. 厂 - th— kl 二 7l 。 垂巍信号时序 1 th 7’ | 蜒姗Invalid f………~.一j l DATA(A),(B) Invalid)《 i DE j l i 』||·一j押k=门兰f刍1 Jn tV 图5.5液晶显示器输入信号时序图 相机输出端口只一个Camera Link接口,而且输出的图像数据只有16位, 只使用了Camera Link初级结构中的A、B端口。根据表2.4中各结构的端口 分配,可设计输出显示的程序。 下图为显示效果图。由于图像信号在采集后未做任何处理,直接输出至 液晶显示器,图像略有失真,但效果还是比较理想的。 图5 6圈像采集效果罔 哈尔滨工程大学硕士学位论文 Ill 5.3串行通信模块设计 通用异步收发器(即UART:UniversalAsynchronous Receiver Transmitter) 是广泛使用的串行数据传输协议[341。通用异步收发器允许在串行链路上进行 全双工的通信。在发送端,并行的数字信号必须转化成串行信号后,才能传 送到另外一台设备。在接收端,串行信号必须要被恢复成并行信号后才能进 行处理。串行外设用到RS232异步串行接口,~般采用专用的集成电路即 UART实现。如8250、8251、NSl6450等芯片都是常见的UART器件,这类 芯片已经相当复杂,有的含有许多辅助的模块(如FIFO),但是我们并不需 要使用完整的UART的功能和这些辅助功能,而且设计上使用了FPGA器件, 那么我们就可以将所需要的UART功能集成到FPGA内部。使用VHDL语言 将UART的核心功能集成,从而使整个设计更加紧凑、稳定且可靠[351。 5.3.1通用异步收发器结构 通用异步收发器主要由数据总线接口、控制逻辑、波特率发生器、发送 部分和接收部分等组成[361。功能包括微处理器接口,发送缓冲器、发送移位 寄存器、帧产生、奇偶校验、并转串、串转并、数据接收缓冲器、接收移位 寄存器等。图5.7是通用异步收发器的结构图。 图5.7通用异步收发器结构图 通用异步收发器的帧格式如图5.8所示。 最低位 哈尔滨-T程大学硕士学位论文 最高位 l起始位I 数 据 位 l校验位l停止位l空闲位 图5.8通用异步收发器的帧格式 如图所示,通用异步收发器的帧格式包括线路空闲状态(idle,高电平)、 起始位(start bit,低电平)、5~8位数据位(data bit)、校验位(parity bit, 可选)和停止位(stop bit,高电平)。这种格式是由起始位和停止位来实现字 符同步的。通用异步收发器内部一般有配置寄存器,可以配置数据位数(5~ 8位)、是否有校验位和校验的类型、停止位的位数(1,1.5,2)等设置。但 是由于CameraLink接口协议规定的串行通信协议是:1位起始位,8位数据 位,1位停止位,无握手位,无校验位。因此我们设计的也是这种帧格式的 通用异步收发器。通用异步收发器接口示意图如图5.9所示。 图5.9通用异步收发器端口定义 5.3.2发送模块设计 发送模块首先将系统主时钟16分频,产生发送器的时钟信号clkl6,发 送器每个clkl6周期输出一位数据,发送次序为1位起始位、8位数据位(假 设数据长度为8位)、l位奇偶校验位(可选)、l位停止位。发送数据长度和 各位的发送次序由bit send计数器控制。微处理器在发送数据前应判断发送 哈尔滨工程大学硕士学位论文 缓冲器(t)(reg)是否可写,否则可能出现数据发送错误。当发送缓冲器为空 时,微处理器给出写使能(wm,低有效)信号。发送器根据写使能信号将输 入的8位并行数据(din)锁存至发送缓冲器(tx reg),发送移位寄存器 (shift reg)将8位并行数据转换为串行数据后由串行数据输出端(dour)输 出。在数据发送过程中用输出信号tx down作为串行发送完成标志信号,当 一帧数据发送完毕时,tx down信号置1,通知微处理器在下一个时钟开始发 送新的数据。发送模块端口信号如图5.10所示。 图5.10发送模块端口定义 实现发送功能的状态图如下。 无数据发 个字符未 发送完~ 图5.11发送状态图 用QUARTUS II对发送模块进行仿真,结果如下。 哈尔滨工程A学硕士学位论文 n r n—厂—L—广_ [二二二二二 -。‘‘‘‘。。。。。。。。。。。。。。。。。。。一 图512发送模块时序仿真图 如图所示,定义的发送数据为“01011100”,经并串转换后最低位先输出, 所以申行输出端dout数据位的输出数据为“00111010”。设计是加入了奇偶 校验位,实际应用中可将此位去掉。 5.3.3接收模块设计 串行数据帧和接收时钟是异步的,当读信号(read,低有效)有效时发 送来的串行数据(nc din)由逻辑1变为逻辑0可以视为一个数据帧的开始。 接收模块先要捕捉起始位,确定din输入由1到0,要8个clk时钟周期,才 是J下常的起始位,然后在每个clkl6(主时钟clk的16分频产生的时钟信号) 时钟周期采样接收数据,移位输入接收移位寄存器(rx reg),bit rcvd控制 接收数据的长度。在下一个读信号有效时将接收到的数据由ix dour并行输 出。同时输出了一个数据接收完成标志信号(data ready),用来表示数据接 收完毕。在设计时给出了奇偶校验错误和帧错误的标志,以正确的接收数据。 接收模块的端口信号如图5 13所示。 图513接收模块端口定义 坠垒堡;!;垒垒耋堡圭兰堡尘圣 实现接收功能的状态图如下所示。 一帧结束.接收束结束且数 复 图514发送状态图 国釜 巨墨薹墓囤口匕卫正 接收模块仿真时序图如下图所示。 i~…一————————一一————…—— n 厂_广——.] __[二二二二二二1 眨 E兰!三兰三三兰三三三三三 —————====:—==———————一 图5 15接收模块仿真时序图 仿真结果表明,接收模块较好的完成了串行数据接收的功能。 5 3 4波特率发生器设计 通用异步收发器的接收和发送是按照相同的波特率进行收发的。波特率 发生器产生的时钟频率不是波特率时钟频率,而是波特率时钟频率的16倍, 目的是为在接收时进行精确地采样。以提取异步的串行数据。根据给定的晶 振时钟(50MHz)和要求的波特率(9600bps)算出波特率分频数,50x 106 ÷(9600x16)=325 5。因此波特率发生器就是由VHDL语占生成一个326 分频的分频器。 哈尔滨丁程大学硕士学位论文 经过测试,这个通用异步收发器能够发送/接收9600bps的串行数据,数 据格式为:1位起始位,8位数据位,1位停止位,无握手位,无校验位。 5.4相机控制程序设计 图像采集卡可以通过串行通信对相机进行配置,相机内部有28个控制寄 存器用于对相机的工作方式进行配置。控制寄存器分为8位和16位两部分。 8位寄存器可以通过串行通信直接改变寄存器内容。16位寄存器分为高8位 和低8位,16位的值必须同时改变。每个寄存器可以独自进行访问,但每个 读/写操作之间必须有1050 Il s的间隔。各寄存器的读写操作方式如下: 8位寄存器写操作方式 第一个字符:0xA5 第二个字符:寄存器地址 第三个字符:0x5A 第四个字符:寄存器数据 16位寄存器写操作方式 第一个字符:0xA5 第二个字符:寄存器低8位地址 第三个字符:0x5A 第四个字符:寄存器低8位数据 第五个字符:0xA5 第六个字符:寄存器高8位地址 第七个字符:0x5A 第八个字符:寄存器高8位数据 8位寄存器读操作方式 第一个字符:0xA5 第二个字符:寄存器地址 第三个字符:0x55 第四个字符:0x55 16位寄存器读操作方式 第一个字符:0xA5 哈尔滨工程大学硕士学位论文 第二个字符:寄存器低8位地址 第三个字符:0x55 第四个字符:0x55(返回寄存器低8位值) 第五个字符:0xA5 第六个字符:寄存器高8位地址 第七个字符:0x55 第八个字符:0x55(返回寄存器高8位值) 以有限状态机的形式实现对相机的控制,以相机启动控制寄存器为例介 绍相机控制的实现。 相机启动控制寄存器数据格式如图5.16所示,寄存器地址为FFH,初始 值为00H。为实现相机的控制,需要将相机的启动方式由出厂模式改为用户 模式,实现方式如下。 l D7 既0 D6 DS D4 D3 D2 l Dl l DO i 0…’ 、 O 。i~O∥ …I…,.0≯, :。,?,0 , 7I’0‘纠Boot Mode 1L l l 0一Boot鼬Factory§亭唧 l—Boot丘amUs口姥垃i踏 case state is whennop 图5.16相机启动控制寄存器 =>ifdelay done=’1‘then state<=characterl; else when characterl when delayl state<--nop; end i£ =>state<=delay 1; doutl<=”10100101”; =>if delay_done=’1’then state<=address; else state<=delay 1; 59 哈尔滨丁程大学硕十学位论文 when address when delay2 end if; 2>state<=delay2; doutl<=”11111111”; =>if delay_done=’1’then state<=character2; else state<=delay2, end if; when character2=:>state<=delay3; doutl<=”0101 1010”; when delay3 =>if delay_done=’1’then state<=data; else state<=delay3; end i£ when data 2>state<=nop; doutl<=”0000000 1”; when others 。>state<2nop; end case; 延迟以对时钟信号计数的方式产生,经过1050}ts产生一个标志信号,状 态机检测到标志信号的变化跳出延迟状态,进入下一个状态。 5.5本章小结 本章主要介绍了图像采集系统的VHDL程序设计,给出了逻辑控制单元 的流程图,设计了Camera Link接口图像采集显示程序,给出了图像采集显 示效果图。由于采集的图像数据未经过任何处理直接输出至液晶显示器,因 此图像略有失真。为实现图像采集卡与相机间的异步串行通信,设计了基于 FPGA的通用异步收发器,经过调试,实现了串行通信的功能。本章最后探 讨了相机控制的实现方法。 结论 目前,随着CCD技术的日益发展,高分辨率、高帧频、数字化的新型 CCD相机被广泛应用于天文观测、交通控制、生物医学、跟踪测量等领域, 原有的数据传输接口已经不能适应数据传输的需求。Camera Link作为一种基 于视频应用发展而来的通信接口,已得到众多数字相机制造商和图像采集卡 制造商的支持。论文研究的重点是实时图像处理系统中Camera Link接口的 数字相机的数据传输与相机控制,为实时图像采集系统提供技术支持。论文 的主要工作内容如下: 1.分析并比较了CCD数字相机常用的四种数据传输接口技术。重点介 绍了Camera Link接口协议。根据Camera Link接口的优缺点和图像处理系统 的特点,结合FPGA技术,确定了基于Camera Link接口的图像数据传输和 相机控制设计方案。 2.根据实时图像采集系统的要求,设计了基于FPGA的Camera Link图 像采集系统。并分析了LVDS系统设计的注意事项,提高了高速电路的稳定 性和可靠性。 3.根据数字相机的特性,对FPGA用VHDL语言进行编程,完成了实 时图像的接收功能,并根据LVDS图像信号的特点选择了LVDS接口的液晶 显示器完成了对采集图像数据的显示。提供了图像显示的效果图,由于图像 未经处理略有失真,但效果还是比较理想。 4.设计了基于FPGA的异步串行通信模块用于实现图像采集卡与数字相 机间的串行通信,同时简单介绍了相机控制技术的实现方法。 课题研究工作的完成,提高了图像处理系统图像接收部分的数据传输量 和数据传输速率,为Camera Link接口的数字相机的应用打下了基础,为实 时图像处理平台提供了有力的保障。但还有许多方面有待提高改善: 1.图像处理算法研究:由于对采集的图像数据没有经过任何处理,直接 输出至显示器,因此,图像略有失真。在后续的研究工作中应该加入中值滤 波,灰度变换等的图像处理算法对采集的图像数据进行简单处理。也可以加 入DSP,利用DSP在解决数字图像信号方面的强大功能实现对图像数据的变 6l 哈尔滨_下程大学硕士学位论文 换、滤波、估值、增强、压缩等处理。 2.图像存储技术研究:图像处理系统一般由采集、存储、处理、输出部 分组成。本设计中未涉及到图像存储技术,但后期的图像处理必须要大容量、 高速度的存储器实现图像的暂存。SDRAM以其价格低、体积小、速度快、 容量大等优点成为图像存储的最佳选择。但SDRAM的控制逻辑比较复杂, 对时序要求也比较严格,使用很不方便。因此需要设计一个基于FPGA的 SDRAM控制器,实现对SDRAM的操作。另外,根据大量图像数据存储的 要求,需要设计一个硬盘接口实现海量数据的读写。 3.相机控制技术研究:现在相机的配置是通过PCI插卡式图像采集卡的 方式,用专用软件实现相机的设置,配置后在使用过程中无法更改。本设计 的最终目标是设计一个基于FPGA+DSP的脱机图像处理系统,因此需要设计 一个相机控制器,实现对相机的实时控制。 62 哈尔滨工程大学硕士学位论文 参考文献 Ⅲ】 刘乐善,欧阳星名,刘学清.微型计算机接口技术及应用.华中科技大 学出版社,2000.4:370.384页 网】 王胜,王新宇.LVDS技术及其在高速系统中的应用.遥测遥控,2005 年04期41—46页 网】 李宁,汪骏发,基于Camera Link的高速数据采集系统.红外,2005年第 7期3 1.37页 嗍】 G4 Technology,Co.,Ltd.Digital_cameracomparison.G4 Technology, Co.,Ltd.2005 网】 蔡文贵,李永远,许振华.CCD技术及应用.电子工业出版社,1992.5: 32.35页 嘲 刘焕军,王耀南,段峰.机器视觉的图像采集技术.电脑信息与技术, ; 2003年第l期18.21页 Imperx Inc.Ltd.IPX4M 1 5一Manual.Imperx Inc.Ltd,2004 吲嘲 Altera Corporation.Cyclone Device Handbook.Altera Corporation, 2003.12 研I National Semiconductor.DS90CR288A data sheet.National ㈣ Semiconductor,2004,07 National Semiconductor.DS90LV0 1 9 data sheet.National Semiconductor, 叫 2000,08 National Semiconductor.DS90LV03 1 data sheet.National Semiconductor, 1996.1l 蚴 上海广电NEC液晶显示器有限公司.SVAl70SX01TB data sheet.2005, ㈣ ㈣YJ.1U"叫门=1—¨=’ 05 Basler,DALSA,etc.Specification of the Camera Link Interface Standard for Frame Digiml Cameras and Grabbers.Basler,DALSA,etc.2000 魏明,基于Camera Link接口的CMOS数字相机技术研究.长春理工大 学硕士论文.2005:8.27页 63 j一,i u 哈i尔— 滨工程— 大学i 硕士— 学位— 论文 ——"i 【1 5】National Semiconductor.Channel Link Design Guide.National Semiconductor.,2006.7 i;;i [1 6】National Semiconductor.Channel Link Demonstration Kit Us西Manual. National Semiconductor.2005.1 2 . [1 7】DALSA Inc.DALSA Camera Link Road Map.DALSA Inc.2000.1 l [1 8】3M Electronics.3M Mini D Ribbon(MDR)Connectors.3M Electronics. 2006.6 【1 9]National Semiconductor.LVDS Owner’s Manual.National Semiconductor, 2004.1 【20】National Semiconductor.Introduction to LVDS.National Semiconductor, 2004.7 [2l】刘翔远,陈书明.LVDS高速I/O接口单元的设计研究.计算机工程与科 学.2001年第4期:52.53页 [22】张健,吴晓冰.LVDS技术原理和设计简介.电子技术应用.2000第5期: 69-69页 [23】王云伟,石俊.基于CameraLink标准的图像采集处理系统及其应用.西 安工程科技学院学报.2007年第3期:362.326页 【24】于跃.高速CCD数字接口摄像机设计.大连理工大学硕士论文.2005 [25】李志勇,袁魏华,杨镇华.基于TMS302C671 1的Camera Link相机控制 的实现.电子器件.2007年第6期:972.975页 [26】National Semiconductor.DS90C3 85A data sheet.National Semiconductor, 2006.1 【27】吴继华,王诚.AlteraFPGA/CPLD设计(基础篇).人民邮电出版社, 2005.4 【28】吴继华,王诚.Altera FPGA/CPLD设计(高级篇).人民邮电出版社, 2005.4 【29]边记年,薛宏熙.用VHDL设计电子线路.清华大学出版社.2000.8 【30】李广军,孟宪元.可编程ASIC设计与应用.电子科技大学出版社, 2000.4 [31】刘宝琴,章放兰,田立生.Altera可编程逻辑器件及其应用.清华大学 64 哈尔滨T程大学硕士学佗论文 出版社.2001.4 [32】夏宇闻.复杂数字电路与系统的设计技术.北京航空航天大学出版社. 1998.5 [33】朱明程,孙普译.可编程逻辑系统的VHDL设计技术.东南大学出版社. 1998.9 [34】曹会华,贺占庄.基于有限状态机实现全双工可编程UART.计算机技 术与发展.2007年第2期:53.55页 [35】孟志华.利用FPGA实现UART的设计.电子工程师.2007年第4期: 14.16页 【36】储海燕.基于CPLD/FPGA的串行异步通信(UART)接口电路设计.西 安航空技术高等专科学校学报.2007年第3期:25.27页 [37】Altera Corporation.Introduce to Quartus II.Altera Corporation,2003.11 【3 8]Altera Corporation.Quartus II_handbook.Altem Corporation,2005.1 0 [39】 肖玲妮,袁增贵.Protell99SE印刷电路板设计教程,清华大学出版社, 2003.7 【40]赵晶.电路设计与制板.Protel99高级应用,人民邮电出版社,2001.9页 【4l】徐志军,徐光辉.CPLD/FPGA的开发与应用,电子工业出版社,2002.6 65 哈尔滨工程大学硕士学位论文 攻读硕士学位期间发表的论文和取得的科研成果 【1】1 朱齐丹,刘进业,康岭.Camera Link硬件接口电路设计.应用科技,2008 年05期己录用 [2】 康岭,朱齐丹,刘迸业.基于CPLD的DSP与LCD接12t的设计与实现. 应用科技,2008年04期已录用 致谢 本论文是在导师朱齐丹教授的悉心指导下完成的。朱老师特别注重工作 方法、工作方向的指导,使我的工作能力得到了很大的提高。导师严谨的治 学态度、对科研工作的执着追求、谦逊和蔼的风范对我产生的影响,将使我 受益终生。朱老师在日常工作和生活中的为人师表、坦诚豁达,在研究工作 中的缜密细致、精益求精,在学术上麓独到见解以及对新知识的敏锐的洞察 力,都给我留下了深刻的印象,他的热情鼓励和谆谆教诲,都将永远铭记于 心。每次在我遇到困难时,正是他的鼓励和支持,才使我克服了一个又一个 难题和障碍,圆满完成了课题和论文的撰写,也顺利完成了研究生阶段的学 业。在本论文即将结稿时,我要向导师表示最衷心的感谢! 深深地感谢我的父母和家人,正是他们一直来对我默默的支持、无私的 奉献才使我得以完成我的硕士学业。我所取得的每一点成绩、向前迈出的每 一步都凝聚着他们的汗水和心巍。没有他们的养育之恩,就没有我的一切。 还要感谢感谢赵国良老师、孟浩老师、陆军老师、栗鹏老师、原新老师、 苏瑟老师、张智老师、蔡成涛老师、玉立辉老师、昌晓龙老师,还有给予我 极大帮助的实验室同学,正是这个团结、奋进的集体使我在紧张研究上作中 始终保持着乐观向上的精神状态、充满着勇于藤对困难的决心和勇气。 最后,对本文所有被引用文献的作者表示感谢,也感谢各位专家和教授 对本文的评阅和赐教。 67 高速Camera Link接口技术研究 作者: 学位授予单位: 刘进业 哈尔滨工程大学 本文读者也读过(10条) 1. 徐志跃.张田甜.XU Zhi-yue.ZHANG Tian-tian 基于Camera Link的串行图像采集系统设计[期刊论文]-计算机应用 2010,30(6) 2. 金峥 CCD相机的控制与高速图像数据传输技术[学位论文]2006 3. 罗辉舞.洪海丽.任宇飞.Luo Huiwu.Hong Haili.Ren Yufei 基于Camera Link接口的图像采集控制器的设计与实现 [期刊论文]-电子测量技术2010,33(7) 4. 王小艳.张会新.孙永生.杨倩.WANG Xiao-yan.ZHANG Hui-xin.SUN Yong-sheng.YANG Qian Camera Link协议和 FPGA的数字图像信号源设计[期刊论文]-国外电子元器件2008,16(7) 5. 李天文.赵磊.Li Tianwen.Zhao Lei 图像采集系统的Camera Link标准接口设计[期刊论文]-单片机与嵌入式系统 应用2009(8) 6. 魏明 基于Camera Link接口的CMOS数字相机技术研究[学位论文]2005 7. 王长远 基于FPGA的图像采集卡的研究与实现[学位论文]2008 8. 李宁.汪骏发 基于Camera Link的高速数据采集系统[期刊论文]-红外2005(7) 9. 朱齐丹.刘进业.康岭.ZHU Qi-dan.LIU Jin-ye.KANG Ling Camera Link硬件接口电路设计[期刊论文]-应用科技 2008,35(10) 10. 尹朝亮.艾勇.YIN Chao-liang.AI Yong 基于FPGA和MV-D1024E相机的图像采集系统[期刊论文]-电子设计工程 2009,17(6) 本文链接:http://d.g.wanfangdata.com.cn/Thesis_Y1436220.aspx

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。