A 23.5GHz PLL with an adaptively biased VCO in 32nm SOI-CMOS

1星
日期： 2020-12-15
大小： 892.02KB
所需积分：1分
下载次数：0

文档简介
推荐帖子
推荐下载
推荐视频
用户评论（0）

标签： VCO SOI-CMOS PLL

作者：J.-O. Plouchart, M. Ferriss1, A. Natarajan, A. Valdes-Garcia, B. Sadhu, A. Rylyakov, B. Parker, M. Beakes, A. Babakani, S. Yaldiz, L. Pileggi, R. Harjani, S. Reynolds, J. A. Tierno, D. Friedman

摘要：A 30% frequency tuning range 23.5GHz 32nm SOI-CMOS PLL features an adaptively biased VCO. Adaptive biasing of the VCO lowers the average PLL power consumption from 34mW to 24mW, while keeping the jitter below 1.5° RMS across all frequency bands.

更多简介内容

推荐帖子

相关视频更多

他的资源

: sigma

查看他的所有资源

精选文集

热门活动

活动回顾

厂商技术中心

举报人：
被举报人：	sigma
举报的资源分：	1
* 类型：
	请您提供公司营业执照和软件相关版权到service@eeworld.com.cn
* 详细原因：

A 23.5GHz PLL with an adaptively biased VCO in 32nm SOI-CMOS

文档简介

相关视频更多

评论