pdf

A 28 GHz Hybrid PLL in 32 nm SOI CMOS

  • 1星
  • 日期: 2020-12-15
  • 大小: 2.07MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: PLL

PLL

SOI

SOI

CMOS

CMOS是Complementary Metal Oxide Semiconductor(互补金属氧化物半导体)的缩写。它是指制造大规模集成电路芯片用的一种技术或用这种技术制造出来的芯片。是电脑主板上的一块可读写的RAM芯片。因为可读写的特性,所以在电脑主板上用来保存BIOS设置完电脑硬件参数后的数据,这个芯片仅仅是用来存放数据的。另外,CMOS同时可指互补式金氧半元件及制程。因此时至今日,虽然因为工艺原因,都叫做CMOS,但是CMOS在三个应用领域,呈现出迥然不同的外观特征:一是用于计算机信息保存,CMOS作为可擦写芯片使用,在这个领域,用户通常不会关心CMOS的硬件问题,而只关心写在CMOS上的信息,也就是BIOS的设置问题,其中提到最多的就是系统故障时拿掉主板上的电池,进行CMOS放电操作,从而还原BIOS设置。二是在数字影像领域,CMOS作为一种低成本的感光元件技术被发展出来,市面上常见的数码产品,其感光元件主要就是CCD或者CMOS,尤其是低端摄像头产品,而通常高端摄像头都是CCD感光元件。三是在更加专业的集成电路设计与制造领域。

作者:Mark  Ferriss,  Alexander  Rylyakov,  José  A.  Tierno,  Herschel  Ainspan,  Daniel  J.  Friedman

摘要:A  hybrid  PLL  is  introduced,  which  features  a  simple  switched  resistor  analog  proportional  path  filter  in  parallel  with  a  highly  digital  integral  path.  The  integral  path  control  scheme  for  the  LC-tank  VCO  includes  a  novel  linearly  scaled  capacitor  bank  configuration.  In  addition  to  the  analog  proportional  path,  the  PLL  includes  a  set  of  digital  proportional  path  controls,  so  that  the  two  approaches  can  be  experimentally  compared.  At  28  GHz  the  RMS  jitter  is  199  fs  (1  MHz  to  1  GHz),  phase  noise  is  -110  dBc/Hz  at  10  MHz  offset.  The  14  ×  160  μm²  32  nm  SOI  CMOS  PLL  locks  from  23.8  to  30.2  GHz,  and  draws  31  mA  from  a  1  V  supply.

更多简介内容

推荐帖子

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })