pdf

A 12-bit 100 MS/s pipelined SAR ADC with addition-only digital error correction

  • 1星
  • 日期: 2020-12-25
  • 大小: 2.35MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: SAR

该算法是第一个具有Qos意识的路由协议。该协议以基于路由表驱动的多路径方式满足网络低能耗和鲁棒性的要求。它的特点是路由决策不仅要考虑到每条路径的能源,还要涉及端到端的延迟需求和待发送数据包的优先级。

ADC

ADC,Analog-to-Digital Converter的缩写,指模/数转换器或者模拟/数字转换器。是指将连续变量的模拟信号转换为离散的数字信号的器件。真实世界的模拟信号,例如温度、压力、声音或者图像等,需要转换成更容易储存、处理和发射的数字形式。模/数转换器可以实现这个功能,在各种不同的产品中都可以找到它的身影。

模数转换器

模数转换器即A/D转换器,或简称ADC,通常是指一个将模拟信号转 变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义,仅仅表示一个相对大小。故任 何一个模数转换器都需要一个参考模拟量作为转换的标准,比较常见的参考标准为最大的可转换信号大小。

A  new  redundant  successive  approximation  register  (SAR)  ADC  architecture  with  digital  error  correction  is  presented  to  avoid  the  comparator  offset  issue  and  subtraction  operations.  A  2-channel  12-bit  100  MS/s  SAR  ADCs  based  on  the  proposed  architecture  with  voltage-controlled  delay  lines  based  time-domain  comparator  is  designed  in  a  65  nm  CMOS  technology.  Simulation  results  show  that  at  a  supply  voltage  of  1.2  V,  the  SAR  ADC  achieves  a  signal-to-noise-and-distortion  ratio  (SNDR)  of  70.81  dB  (11.47  ENOB),  a  spurious  free  dynamic  range  (SFDR)  of  80.33  dB  for  a  near  Nyquist  input  at  100  MS/s,  while  dissipating  11  mW  from  a  1.2-V  supply,  giving  a  FOM  of  38.8  fJ/Conversion-step.

更多简介内容

推荐帖子

评论

登录/注册

意见反馈

求资源

回顶部

datasheet推荐 换一换

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })