A Design Methodology for Matching Improvement in Bandgap References

  • 1星
  • 日期: 2020-12-28
  • 大小: 493.11KB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 带隙基准


Errors  caused  by  tolerance  variations  and  mismatches  among  components  severely  degrade  the  performance  of  integrated  circuits.  These  random  effects  in  process  parameters  significantly  impact  manufacture  costs  by  decreasing  yield  and  so  by  including  extra-circuits  for  adjustment.  In  this  paper  we  propose  a  design  methodology  based  on  the  Pelgrom’s  MOS  transistormismatching  model  devices.  Our  main  objective  is  to  calculate  the  size  of  each  component  considering  their  relation  between  area  and  mismatching.  Therefore,  in  order  to  validate  our  proposal  methodology,  we  used  as  a  design  target  a  bandgap  reference  circuit  fabricated  in  0.35μm  CMOS  technology.  Its  temperature  coefficient  attains  an  average  value  of  40ppm/ºC  and  an  average  output  voltage  of  1,20714V.  It  also  includes  a  straightforward  4-bits  trim  circuit  to  achieve  more  process  independence  variation.  As  a  result  of  our  methodology,  the  considerable  area  of  400x350μm2  was  occupied  due  to  our  matching  design  requirements.








datasheet推荐 换一换

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })