热搜关键词: 信号与系统无刷电机ADSTCP/IP

pdf

勇敢的芯:伴你玩转NIOS II

  • 1星
  • 日期: 2021-10-24
  • 大小: 91.28MB
  • 所需积分:1分
  • 下载次数:2
  • favicon收藏
  • rep举报
  • free评论
标签: FPGA

FPGA

本书使用Altera公司的CycloneⅣFPGA器件,由浅入深地引领读者从嵌入式系统设计的大处着手,玩转软核处理器NiosⅡ。基于特定的FPGA实验平台,既有足够的理论知识深度作支撑,也有丰富的例程进行实践学习,并且穿插着笔者多年FPGA学习和开发过程中的各种经验和技巧。对于希望快速入手嵌入式系统软硬件开发的初学者,以及希望从系统层面提升嵌入式开发能力的学习者,本书都是很好的选择。

目录

第1章基于NiosⅡ处理器的嵌入式系统

1.1片上系统概述

1.2NiosⅡ的优势在哪里

1.3基于NiosⅡ处理器的FPGA开发流程

第2章实验平台“勇敢的芯”板级电路详解

2.1板级电路整体架构

2.2电源电路

2.3复位与时钟电路

2.3.1关于FPGA器件的时钟

2.3.2关于FPGA器件的复位

2.3.3实验平台电路解析

2.4FPGA下载配置电路

2.5SRAM接口电路

2.6ADC/DAC芯片电路

2.7UART接口电路

2.8RTC接口电路

2.94×4矩阵按键电路

2.10VGA显示接口电路

2.11蜂鸣器、数码管、流水灯、拨码开关电路

2.12超声波接口、外扩LCD接口电路

第3章Qsys系统创建

3.1Qsys系统概述

3.2Qsys总线互连

3.3QuartusⅡ工程创建

3.4进入Qsys系统

3.5Qsys界面简介

3.6新建Qsys系统

3.7保存Qsys系统

3.8加载Qsys系统

勇敢的芯伴你玩转NiosⅡ

第4章Qsys通用组件添加与互连

4.1时钟组件添加与设置

4.2NiosⅡ处理器添加与设置

4.3RAM组件添加与配置

4.4NiosⅡ处理器复位向量与异常向量地址设置

4.5SystemID组件添加与配置

4.6JTAGUART组件添加与配置

4.7Timer组件添加与配置

4.8UART组件添加与配置

4.9蜂鸣器PIO组件添加与配置

4.10拨码开关PIO组件添加与配

第5章Qsys互连总线概述

5.1嵌入式系统的总线

5.2AvalonMM总线

5.2.1AvalonMM总线写数据操作实例解析

5.2.2AvalonMM总线读数据操作实例解析

5.3AvalonST总线

第6章Qsys自定义组件设计

6.1数码管组件

6.1.1功能概述

6.1.2配置寄存器说明

6.1.3组件创建与配置

6.1.4组件添加与配置

6.1.5组件互连与引出

6.2ADC组件

6.2.1功能概述

6.2.2配置寄存器说明

6.2.3组件创建与配置

6.2.4组件添加与配置

6.2.5组件互连与引出

6.3DAC组件

6.3.1功能概述

6.3.2配置寄存器说明

6.3.3组件创建与配置

6.3.4组件添加与配置

6.3.5组件互连与引出

6.4超声波测距组件

6.4.1功能概述

6.4.2配置寄存器说明

6.4.3组件创建与配置

6.4.4组件添加与配置

6.4.5组件互连与引出

6.5RTC组件

6.5.1功能概述

6.5.2配置寄存器说明

6.5.3组件创建与配置

6.5.4组件添加与配置

6.5.5组件互连与引出

6.6矩阵按键组件

6.6.1功能概述

6.6.2配置寄存器说明

6.6.3组件创建与配置

6.6.4组件添加与配置

6.6.5组件互连与引出

第7章Qsys系统生成

7.1中断连接

7.2地址分配

7.3系统生成

7.4Qsys系统例化模板

第8章QuartusⅡ工程设计实现

8.1Verilog顶层文件设计

8.2语法检查

8.3引脚分配

8.4系统编译

第9章软件开发工具EDS

9.1EDS软件开启

9.2BSP工程创建

9.3开启BSPEditor

9.4BSPEditor设置

9.5BSP工程编译

9.6工程创建

9.7C代码源文件创建

9.8软件应用工程编译

9.9移除当前工程

9.10加载工程

9.11移植工程

第10章软件实验例程

10.1NiosⅡ实例之HelloNIOSII

10.1.1软件功能概述

10.1.2软件代码解析

10.1.3板级调试

10.2NiosⅡ实例之SystemID与Timestamp

10.2.1软件功能概述

10.2.2软件代码解析

10.2.3板级调试

10.3NiosⅡ实例之蜂鸣器定时鸣叫

10.3.1软件功能概述

10.3.2软件代码解析

10.3.3板级调试

10.4NiosⅡ实例之拨码开关输入GIO控制

10.4.1软件功能概述

10.4.2软件代码解析

10.4.3板级调试

10.5NiosⅡ实例之秒定时数码管显示

10.5.1软件功能概述

10.5.2软件代码解析

10.5.3板级调试

10.6NiosⅡ实例之DAC递增输出

10.6.1软件功能概述

10.6.2软件代码解析

10.6.3板级调试

10.7NiosⅡ实例之ADC采集打印

10.7.1软件功能概述

10.7.2软件代码解析

10.7.3板级调试

10.8NiosⅡ实例之UART收发

10.8.1软件功能概述

10.8.2软件代码解析

10.8.3板级调试

10.9NiosⅡ实例之RTCUART时间打印

10.9.1软件功能概述

10.9.2软件代码解析

10.9.3板级调试

10.10NiosⅡ实例之RTCUART时间重置

10.10.1软件功能概述

10.10.2软件代码解析

10.10.3板级调试

10.11NiosⅡ实例之超声波测距

10.11.1软件功能概述

10.11.2软件代码解析

10.11.3板级调试

10.12NiosⅡ实例之倒车雷达

10.12.1软件功能概述

10.12.2软件代码解析

10.12.3板级调试

10.13NiosⅡ实例之矩阵按键值采集

10.13.1软件功能概述

10.13.2软件代码解析

10.13.3板级调试

10.14NiosⅡ实例之矩阵按键可调的ADC/DAC实例

10.14.1软件功能概述

10.14.2软件代码解析

10.14.3板级调试

10.15NiosⅡ实例之计算器

10.15.1软件功能概述

10.15.2软件代码解析

10.15.3板级调试

第11章FPGA器件的代码固化

11.1嵌入式软件HEX文件生成

11.2程序存储器初始化文件加载

11.3JIC烧录文件生成

11.4JTAG烧录配置

推荐帖子 最新更新时间:2021-12-06 03:36

特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装 “工欲善其事,必先利其器”,Verilog的学习亦是如此,Vivado、Modelsim和Notepad++就是我们的“利器”。本节视频课程介绍Xilinx官网账户的注册、Vivado软件的下载、并演示Vivado软件的详细安装过程。   前言 无论是数字IC设计,还是FPGA开发,Veri
ove学习使我快乐 FPGA/CPLD
【GD32E503评测】Part2:环境搭建
1.介绍 收到板子有一阵子了,最近年头有点忙,所以今晚抽空来写一个环境搭建的测评,环境搭建还是比较简单的,有Keil或者IAR环境搭建就很容易,因为官方基本都会提供支持包,下面我们就来环境搭建吧。 2.环境搭建 首先下载板子提供的支持包,这里直接给大家提供。 然后我这里选择的是Keil MDK进行编写代码,所以安装Keil的支持包。 安装成功之后如图所
w494143467 国产芯片交流
请教MSP430F6723的RTC不能使用内部时钟REFOCLK吗?
在430F6723的时钟配置如下: UCSCTL4 &= ~(SELA0 | SELA1 | SELA2); // Ensure XT1 is ACLK source // (127+1) x 32768 = 4194304hz(4.19455) UCSCTL4 |= SELA1; UCSCTL3 |= SELREF__REFOCLK; do { UCSCTL7 &= ~(XT2O
火辣西米秀 微控制器 MCU
DLP技术蕴含巨大商机,实现灵活和可编程的光控管理
本帖最后由 jameswangsynnex 于 2015-3-3 19:53 编辑 日前,在DLP创新应用展上,德州仪器公司(TI)展出了基于DLP技术的投影及先进光学控制等应用上的创新。 德州仪器高级副总裁兼DLP产品事业部总经理Kent Novak表示,DLP技术是最灵活的一种MEMS半导体技术,能够实现许多不同应用的创新,包括传统的投影应用,以及其他非投影类的应用,甚至会进入到汽车应用当
azhiking 移动便携
采用MSP430单片机的开关稳压电源设计方案
本帖最后由 火辣西米秀 于 2020-7-5 10:44 编辑       MSP430系列单片机是美国TI公司生产的新一代16位单片机,是一种超低功耗的混合信号处理器(MixedSignal Processor),它具有低电压、超低功耗、强大的处理能力、系统工作稳定、丰富的片内外设、方便开发等优点,具有很高的性价比,在工程控制等领域有着极其广泛的应用范围。开关Boost稳压电源利用开关器件
火辣西米秀 微控制器 MCU
DDR3初始化失败 校验失败
altera cycloneV ddr3初始化  校验失败(local_cal_fail为高)往哪方面找原因呀?  工程是官方例程改的,就改了器件型号、分配了引脚。下载下去后local_cal_fail为高。 配置如图。 引脚一个一个配的,并检查了一遍,没有问题。相关电平与阻抗通过tcl配置好的,编译后没有问题。复位是软件复位,8秒一个。我是非常纳闷为啥板子上也不搞一个硬件复位按键。 求
flying~ Altera SoC

评论

登录/注册

意见反馈

求资源

回顶部

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved
×