热搜关键词: 信号与系统无刷电机ADSTCP/IP

pdf

CMOS模拟集成电路版图设计与验证 基于Cadence Virtuoso与Mentor Calibre

  • 1星
  • 日期: 2022-05-29
  • 大小: 64.48MB
  • 所需积分:1分
  • 下载次数:7
  • favicon收藏
  • rep举报
  • free评论
标签: CMOS

CMOS

本书依托Cadence  Virtuoso版图设计工具与Mentor  Calibre版图验证工具,采取循序渐进的方式,介绍利用Cadence  Virtuoso与Mentor  Calibre进行CMOS模拟集成电路版图设计、验证的基础知识和方法,内容涵盖了CMOS模拟集成电路版图基础知识,Cadence  Virtuoso与Mentor  Calibre的基本概况、操作界面和使用方法,CMOS模拟集成电路从设计到流片的完整流程,同时又分章介绍了利用Cadence  Virtuoso版图设计工具、Mentor  Calibre版图验证工具及Synopsys  Hspice电路仿真工具进行CMOS电路版图设计与验证、后仿真的实例,包括运算放大器、带隙基准源、低压差线性稳压源、比较器和输入/输出单元。

第1章  CMOS模拟集成电路版图基础

1.1  CMOS工艺基础及制造流程

1.2  CMOS模拟集成电路设计流程

1.3  CMOS模拟集成电路版图定义

1.4  CMOS模拟集成电路版图设计流程

1.4.1  版图规划

1.4.2  设计实现

1.4.3  版图验证

1.4.4  版图完成

1.5  版图设计通用规则

1.6  CMOS模拟集成电路版图匹配设计

1.6.1  CMOS工艺失配机理

1.6.2  元器件版图匹配设计规则

第2章  Cadence  Virtuoso版图设计工具

2.1  Virtuoso  界面介绍

2.1.1  Virtuoso  CIW界面介绍

2.1.2  Virtuoso  Library  Manager界面介绍

2.1.3  Virtuoso  Layout  Editor界面介绍

2.2  Virtuoso  基本操作

第3章  Mentor  Calibre版图验证工具

3.1  Mentor  Calibre版图验证工具调用

3.2  Mentor  Calibre  DRC验证

3.2.1  Calibre  DRC验证简介

3.2.2  Calibre  DRC界面介绍

3.2.3  Calibre  DRC验证流程举例

3.3  Mentor  Calibre  LVS验证

3.3.1  Calibre  LVS验证简介

3.3.2  Calibre  LVS界面介绍

3.3.3  Calibre  LVS验证流程举例

3.4  Mentor  Calibre寄生参数提取(PEX)

3.4.1  Calibre  PEX验证简介

3.4.2  Calibre  PEX界面介绍

3.4.3  Calibre  PEX流程举例

第4章  CMOS模拟集成电路版图设计与验证流程

4.1  设计环境准备

4.2  反相器链电路的建立和前仿真

4.3  反相器链版图设计

4.4  反相器链版图验证与参数提取

4.5  反相器链电路后仿真

4.6  I/O单元环设计

4.7  主体电路版图与I/O单元环的连接

4.8  导出GDSII文件

第5章  运算放大器的版图设计与后仿真

5.1  运算放大器基础

5.1.1  运算放大器的基本特性和分类

5.1.2  运算放大器性能参数

5.2  单级运算放大器的版图设计与后仿真

5.2.1  单级运算放大器的版图设计

5.2.2  单级运算放大器的参数提取

5.2.3  单级运算放大器的后仿真

5.3  两级全差分运算放大器的版图设计与后仿真

5.3.1  两级全差分运算放大器的版图设计

5.3.2  两级全差分运算放大器的参数提取

5.3.3  两级全差分运算放大器的后仿真

第6章  带隙基准源与低压差线性稳压器的版图设计与后仿真

6.1  带隙基准源的版图设计与后仿真

6.1.1  带隙基准源基本原理

6.1.2  带隙基准源的版图设计

6.1.3  带隙基准源的参数提取

6.1.4  带隙基准源的后仿真

6.2  低压差线性稳压器的版图设计与后仿真

6.2.1  低压差线性稳压器的基本原理

6.2.2  低压差线性稳压器的版图设计

6.2.3  低压差线性稳压器的参数提取

6.2.4  低压差线性稳压器的后仿真

第7章  比较器电路的版图设计与后仿真

7.1  比较器电路基础

7.1.1  比较器性能参数

7.1.2  比较器特性分析

7.1.3  比较器电路结构

7.2  比较器电路的版图设计

7.3  比较器电路参数提取

7.4  比较器电路后仿真

第8章  标准I/O单元库的设计与验证

8.1  标准I/O单元库概述

8.2  I/O单元库基本电路结构

8.3  I/O单元库版图设计

8.3.1  数字I/O单元版图设计

8.3.2  模拟I/O单元的制作

8.3.3  焊盘(pad)的制作

8.4  电路参数提取及后仿真

推荐帖子 最新更新时间:2022-06-19 18:32

未来手机发展的重点来了,赶快看过来!
UWB(UltraWideband,超宽带)技术,由于其高度准确,低功耗,强大且安全的特性,被应用于确定设备的位置,移动和距离的。因此,未来UWB技术必将是手机发展的重点。   根据ABI Research 的预测,从 2019 年到 2025 年的近 5.14 亿部,届时将有 32.5% 的智能手机集成了 UWB 芯片。   但是,UWB 技术也存在众多挑战,天线的复杂集
alan000345 RF/无线
DSP5509A EMIF_SDRAM中调试出现的问题
本帖最后由 YXQWXN 于 2014-5-1 17:47 编辑 最近学习EMIF_SDRAM,虽然已经成功,但是其中出现的问题是在是令我难以理解和解释,希望各位同僚能够抛砖引玉。 现在是全局定义。 错误的原因就是三个定义的位置,datacount是将0到1000个数字写入到SDRAM的一个变量,databuffer数组是用来接受从SDRAM中读取的数据的,剩下的两个,一个是SDRAM的首
YXQWXN 微控制器 MCU
企业和消费级SSD Firmware(固件)的区别
这篇文章讲了OCZ的企业级和消费级SSD Firmware设计关键不同点。 基础知识 几点区别:接口。消费级基本都用SATA,而企业级使用PCIe、NVMe、SAS。 侧重点。 消费级:成本>容量>性能>数据完整性 企业级:数据完整性>性能>容量>成本    企业级容许更多的冗余数据。可以用来备份和容灾。 企业级需要持久稳定的性能,更长的寿命,额外的空间,能够与具体应用相适应。 消费
白丁 FPGA/CPLD
PIC18F26K80 INT0中断不起作用,看下哪里出问题了
void init() {     OSCCONbits.IDLEN = 0;     OSCCONbits.IRCF2 = 1;            //16MHz     OSCCONbits.IRCF1 = 1;     OSCCONbits.IRCF0 = 1;     OSCCONbits.SCS0 = 0;            // Internal oscillato
djinter Microchip MCU
所有这些干扰都是从哪里来的?
自从进入市场以来,CMOS 单电源放大器就给全球单电源系统设计人员带来了极大优势。影响双电源放大器总谐波失真 + 噪声 (THD+N) 特性的主要因素是输入噪声与输出级交叉失真。单电源放大器的 THD+N 性能也源自放大器的输入输出级。但是,输入级对 THD+N 的影响可让单电源放大器的这一规范属性变得复杂。有几种单电源放大器拓扑可在整个电源中接收输入信号。在互补型差分输入级拓扑中,当放大器输入接
wstt 模拟电子
msp430单片机的LCD_A模块
430 单片机的显示控制部分非常简单,直接驱动段码显示器。以msp430f4152为例,lcd的显示不是通过I/O直接驱动,而是通过一个LCDMEM存储器来控制,控制方法和I/O差不多,位字节是高电平就点亮,是低电平就熄灭。LCD存储器中每4位为一段(S0,S1...表示,共40段S40),所以一个字节能存放两个段,40段需要20个字节,091H-0A4H 范围可以存下。有4种工作模式:Stati
灞波儿奔 微控制器 MCU

评论

登录/注册

意见反馈

求资源

回顶部
查找数据手册?

EEWorld Datasheet 技术支持

热门活动

相关视频

可能感兴趣器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2022 EEWORLD.com.cn, Inc. All rights reserved
×