datasheet
超过460,000+ 应用技术资源下载
zip

基于FPGA Nios-Ⅱ的矩阵运算硬件加速器设计

  • 1星
  • 日期: 2013-09-22
  • 大小: 1.39MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: FPGANiosⅡ矩阵运算硬件加速器

  针对复杂算法中矩阵运算量大, 计算复杂, 耗时多, 制约算法在线计算性能的问题, 从硬件实现角度, 研究基于FPGA/Nios-Ⅱ的矩阵运算硬件加速器设计, 实现矩阵并行计算。首先根据矩阵运算的算法分析, 设计了矩阵并行计算的硬件实现结构, 并在Modelsim 中进行功能模块的仿真, 然后将功能模块集成一个自定制组件, 并通过Avalon 总线与NiosⅡ主处理器通信, 作为硬件加速器。最后在FPGA 芯片中构建SoPC 系统, 并在Altera DE3 开发板中进行矩阵实时计算测试。测试结果验证了基于FPGA/Nios-Ⅱ矩阵运算硬件加速器的正确性、可行性以及较高的计算性能。

更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })