datasheet
超过460,000+ 应用技术资源下载
pdf

基于FPGA的短波数字信号调制解调

  • 1星
  • 日期: 2014-03-05
  • 大小: 1.82MB
  • 所需积分:1分
  • 下载次数:0
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 基于FPGA的短波数字信号调制解调

在卫星通信、移动通信技术快速发展的今天,短波这一最古老和传统的通信方式不仅没有被淘汰,还在快速发展。其通信距离远、设备简单以及移动方便等优点被广泛应用于无线通信领域。 数字调制技术作为通信领域中极为重要的一个方面,也得到了迅速发展。全数字调制解调技术的使用使各类现代调制解调技术融合一体,目前国内多速率/多制式调制解调大多基于通用.DSP实现,支持的速率比较低。由于运算量大和硬件参数的限制,采用通用DSP无法胜任高速率调制解调的任务。现代FPGA可以提供支持以低系统丌销、低成本实现高速乘.累加超前进位链的DSP算法。本文采用理论与实践相结合的方式研究基于FPGA技术来实现短波数字信号的调制解调。通过对具体的FPGA系统设计与调试,将理论应用到实际中。 本文通过具体的EPlC60240C8芯片作为处理器的FPGA实验板,研究了短波数字信号调制解调的设计与丌发过程。分析了现代通信的各种调制方式.误码率。得出了不同的调制方式的优劣性。最后重点提出了QPSK的调制解调方法。给出了Qf'SK的调制解调框图、QPSK的SystemView系统仿真、VHDL程序进行调制解调,在OUARTUS上进行仿真。然后设计AD/DA输入输出电路,对短波数字信号进行调制解调。通过设计的AD/DA电路输入短波数字信号进行调制解调,然后输出原始的模拟信号。文中还对比了其他的调制解调方式,通过对比,发现不同的调制解调方式对短波信号的影响。最后,通过比较FPGA与DSP在处理高速率、大容量的数字信号,得出不同的结论。展示了FPGA在这方面的优越性。

Y 1037582 学位论文 ⑨ 基于FPGA的短波数字信号调制解调的应用 尹吉伦 指导教师 申请学位级别 专业名称 学位授予单位 夏志忠 教授 工学硕士 通信与信息工程 大连海事大学 2007年3月 中文摘要 摘要 在卫星通信、移动通信技术快速发展的今天,短波这一最古老和传统的通信 方式不仅没有被淘汰,还在快速发展。其通信距离远、设备简单以及移动方便等 优点被广泛应用于无线通信领域。 数字调制技术作为通信领域中极为重要的一个方面,也得到了迅速发展。全 数字调制解调技术的使用使各类现代调制解调技术融合一体,目前国内多速率/ 多制式调制解调大多基于通用DSP实现,支持的速率比较低。由于运算!垂大和 硬件参数的限制,采用通用DSP无法胜任高速率调制解调的任务。现代FPGA 可以提供支持以低系统丌销、低成本实现高速乘.累加超前进位链的DSP算法。 本文采用理论与实践帽结合的方式研究基于FPGA技术来实现短波数字信号的 调制解调。通过对具体的FPGA系统设计与调试,将理论应用到实际中。 本文通过具体的EPlC6Q240C8芯片作为处理器的FPGA实验板,研究了短 波数字信号调制解调的设计与丌发过程。分析了现代通信的各种调制方式.误码 率。得出了不同的调制方式的优劣性。最后重点提出了QPSK的调制解调方法。 给出了QPSK的调制解调框图、QPSK的SystemView系统仿真、VHDL程序进 行调制解调,在QUARTUS上进行仿真。然后设计AD/DA输入输出电路,对短 波数字信号进行调制解调。通过设计的AD/DA电路输入短波数字信号进行调制 解调,然后输出原始的模拟信号。文中还对比了其他的调制解调方式,通过对比, 发现不同的调制解调方式对短波信号的影响。最后,通过比较FPGA与DSP在 处理高速率、大容量的数字信号,得出不同的结论。展示了FPGA在这方面的优 越性。 关键词:短波通信;调制解调;QPSK:FPGA 英文摘要 The Application of Modulation And Demodulation For Shortwave Digital Signal Based On FPGA Abstract Today when satellite communications,mobile communications develop fast, shortwave communications is not only deserted,but develops more fast as the traditional and oldest communication method.It is wildly used in wireless communications area for its advantages of long distance transmission,easily spanned and convenient to move. The way of modulation and demodulation for digital signal is developing fast as one of the important aspects in communication field.All kinds of modem modulation and demodulation technologies ale mixed together for the use of technology.of all digital signal modulation and demodulation.Now the way of modulation and demodulation for hi曲speed/many methods comes true based on universal DSP.But the speed is low.Universal DSP isn’t competent for high speed modulation and demodulation because the restrict of hardware parameter and big operations.But the system of FPGA could provide arithmetic of hi曲speed for multiplication and progression.This paper does some research about the modulation and demodulation based on FPGA technique by using the method of theory combined with practice.By designing and debugging the true system of FPGA,it is to put the theory tO practical application. This paper uses a FPGA study board with a chip called EPlC6Q240C8 as the center processor to do some research about the design and exploitation for shortwave digital signal modulation and demodulation.The paper gives different ways of modulation and demodulation.The paper offers US different BER of different ways,and then analysis the advantages and disadvantages of theirs.At last,the paper focuses on QPSK modulation and demodulation.An circuit about AD/DA is designed to input and 英文摘要 output signal.And then modulates the signal.111is paper focuses on the way of modulation and demodulation called QPSK.In this paper,there are frame about modulation and demodulation,system emulating in software SystemView,modulation and demodulation in VHDL and emulating in Quartus.Then compared wi廿l DSP.and there is a conclusion that FPGA could do better than DSP in dealing with digital signals of large numbers and hi【gll speed.Also I did some research about other ways for modulation and demodulation. Key Words:Short Wave communication;modulation and demodulation:QPSK; FPGA 大连海事大学学位论文原创性声明和使用授权说明 原创性声明 本人郑重声明:本论文是在导师的指导下,独立进行研究工作所取得的成果, 撰写成硕士学位论文 ::基王££鱼△的复这麴主篮曼遢剑鲣遢数廑旦:。除论文 中已经注明引用的内容外,对论文的研究做出重要贡献的个人和集体,均已在文 中以明确方式标明。本论文中不包含任何未加明确注明的其他个人或集体已经公 丌发表或未公丌发表的成果。 论文作者签名:孕嘭f防乡月罗同 本声明的法律责任由本人承担。 j 学位论文版权使用授权书 本学位论文作者及指导教师完全了解“大连海事大学研究生学位论文提交、 版权使用管理办法”,同意大连海事大学保留并向国家有关部门或机构送交学位 论文的复印件和电子版,允许论文被查阅和借阅。本人授权大连海事大学可以将 本学位论文的全部或部分内容编入有关数掘库进行检索,也可采用影印、缩印或 扫描等复制手段保存和汇编学位论文。 保密口,在——年解密后适用本授权书? 本学位论文属于: 保密口 不保密口(请在以上方框内打“’,”) 敝作者躲尹苕船师躲互 /同期:土归7年;月刁R 墓丁FPGA的短波数字信号调制解凋的麻刖 第1章绪论 1.1前言简介 通信技术融入计算机和数字信号处理技术以后发生了革命性的变化,它和计 算机技术、数字信号处理技术结合是现代通信技术的标志。一个世纪以来,通信 的发展大致经历了三大阶段:以发明电报(莫尔斯电码)为标志的通信初级阶段: 以香农提出的信息论丌始的近代通信阶段:以光纤通信为代表的协议综合业务数 字网迅速崛起为代表的现代通信阶段。光纤通信技术、卫星通信技术和移动通信 技术成为现代通信技术的三大主要发展方向。在卫星通信、移动通信技术快速发 展的今天,短波这一最古老和传统的通信方式不仅没有被淘汰,还在快速发展。 其原因是:短波通信距离远、抗毁能力和自主通信能力强、运行成本低。短波通 信以电离层为传输媒质,而电离层基本具有不可摧毁性,传输距离可达数千公罩 而不需要转发。这些优点使短波通信成为远距离通信和指挥的重要工具。此外, 在海上通信和机载通信中短波通信也占有重要地位1”。 数字调制技术作为通信领域中极为重要的一个方面,得到了迅速的发展。全 数字调制解调器专用集成电路使得通信传输中的发送与接收设备可以更加紧凑, 成本更低,减小功耗并大大提高设备的可靠性。同时,全数字调制解调技术的采 用使各类现代调制解调技术融为~体,使调制解调器不仅适用于各类调制体制, 而且速率可变。由于运算量较大和硬件参数的限制,采用通用DSP(数字信号处 理器)或普通算法无法胜任高速率调制解调的任务。现代FPGA(现场可编程门阵 列)系列可以提供支持以低系统丌销、低成本实现高速率.累加超日口进位链的DSP 算法。与PDSP(通用数字信号处理器)相比,典型的FPGA设计采用的都是并行 操作,例如:实现多重乘.累加调用效率、消除零乘积项以及流水操作,每个LE 都有~个寄存器,这样流水线操作就不需要额外的资源了。因此,采用FPGA能 更好的提高高速率调制解调的速度。 目前国内外都在研究如何更高更快的传输信息,包括各种调制解调方式的出 现(软件方面的研究)以及体积更小、容量更大、运算速度更快的专业芯片的问 第1章绪论 世(硬件芯片的研发)。本文就是通过FPGA系列的芯片作为硬件基础柬研究调 制解调方案。并在FPGA电路板上运行测验。 1.2短波通信研究与扩频技术 1.2.1短波通信 短波通信技术短波通信是指利用波长为100~10m(频率为3~30MHz)的电磁 波进行的无线电通信。实际上,通常把中波的高频段(1.2~3MHz)也归到短波波 段中,所以现在有的许多短波通信设备,其波段范围一般扩展到1.5—30MHz,因 此也把短波通信称为高频(HF)无线电通信。 短波主要靠电离层反射(天波)束传播,也可以靠地波进行短距离传播。 无线电波沿地球表面传播的部分称为地波(或地表波)。短波地波受地面吸收 而衰减的程度,比长波和中波大,而且受地面电气特性的影响也较大,故短波地 波只适用于近距离通信。地波衰减随工作频率递增,利用地波进行通信时,工作 频率一般选在5MHz以下。地波传播受天气影响较小,比较稳定,信道参数基本 上不随时间而变化,故地波传播信道可以看作恒参信道。本文通信采用的是天波 传输。 短波通信在进行远距离通信时,仅需要不大的发射功率和适当的设备费用。 而且短波通信的“中继系统”——电离层较为稳定,使得短波通信的研究越束越 广泛,出现了各种新型的短波通信系统。实践证明,采用现代技术改造过的短波 通信,能为用户提供高质量、高可通率、价格适中的通信线路。 现在的短波通信,也有其不适应用户需要的差距,具体表现在以下两个方面: ①不能和高频媒质本身存在的弱点相匹配。高频媒质的弱点有:电离层存在 的不可预告的骚动;短波波段电台拥挤,干扰严重;无法预计短期内对长期预报 的偏离。 ②无法抵御窃听和各种有意干扰。现有通信设备内几乎没有任何电子反干扰 的措施。 为了克服现有短波通信存在的上述缺点,现代短波通信系统中采用了许多新 墓r FPGA的短波数字信号调制解凋的麻H】 技术,如实时信道估值技术(RTCE技术)、分集接收技术、现代调制技术、差错 控制技术以及各种自适应技术,使系统性能达到高质量水平。一条高质量的短波 通信线路,除了采用RTCE技术进行实时选频外,还通过改进信道性能、插入差 错控制系统束实现。静者包括了增大发射功率,采用高增益天线、现代调制技术 和分集接收技术等;后者是在短波通信线路中加入差错控制,使接收端具有检测 和纠诈数掘信号错误部分的能力,从而改善了系统的输出差错率。 1.2.2扩频技术 . 短波波段信道拥挤,频带窄,因此一般要采用特殊的调制方式。根掘香农 (Shannon)信息论,在信道容量一定的情况下,可用不同的带宽和信噪比的组合 束传输信息。即可以通过增大传输信息的带宽,在较低的信噪比条件下获得比较 满意的传输质量。扩频通信就是利用与信息不相关的伪随机码进行编码、调制, 使原始信号的频谱展宽,然后再进行传输。本文所研究的短波的调制解调方式由 于传输速率的影响,在短波波段信道上无法实现,所以采用了扩频的技术然后再 进行调制解调工作。 扩展频谱通信系统是指待传输信息的频谱用某个特定的扩频函数扩展成为宽 频带信号,送入信道中传输,再利用相应手段将其压缩,从而获取传输信息的通 信系统。也就是说,在传输同样信息时所需的射频带宽,远比我们所熟知各种调 制方式要求的带宽要宽的多。扩频带宽至少是信息带宽的几十倍,甚至更高的倍 数。信息不再是决定调制信号带宽的一个重要因素,其调制信号的带宽主要由扩 频函数来决定。因此扩展频谱系统必须满足两条准则:传输带宽远远大于被传输 的原始信息的带宽;传输带宽主要由扩频函数决定,此扩频函数常用的是伪随机 编码信号。 跳频通信是扩频通信的~种特殊形式,跳频通信中的信息调制方式灵活,易 于和现有的常规通信体制兼容。目的的通信系统不论是模拟调制还是数字调制, 通常都是窄带的通信系统。给现有的窄带通信系统安装上能使其载波频率按照某 种跳频图案跳变,并能实现同步接收,就改造为跳频通信系统。将跳频技术应用 第1章绪论 于短波信道可以大大改善短波通信的性能。因此,本文研究的短波跳频系统采用 数据的QPSK调制柬提高系统的抗干扰性能和传输性能。 对于一条通信线路,最主要的技术要求有两个:通信质量和可通率(线路利 用率)。通信质量的指标,对于传输模拟信号,一般用输出信号噪声功率比束衡 量;对于传输数字信息,通常用输出差错率(误字率或误码率)来表征。可通率 是指同新线路的接收端的信噪功率比y高于某个可以接受的最小信噪功率比y。。。 的时问百分比。因此,现代短波通信线路设计和计算任务就是要根掘给定的通信 质量和可通率的要求束确定最佳工作频率范围、采用的调制和键控制度、采用的 分集的形式、是否采用差错控制、采用的天线型式等。现代单向通信系统典型的 组成框图如图1.1所示。 数字信号输入 数字信号输出 幽1.1短波通信系统 Fig.1.1 The system ofshort wave communication 1.3现代硬件电子的发展 基T FPGA的短波数字信号凋制角罕凋的麻川 在短波通信系统中,调制解调器占据了比较重要的地位。经过几十年的发展, 数字化接收机取得了长足的进步。国内外一些关于全数字调制解调器方面的研究 成果和芯片问世。国外的如ST公司的ST550,ST5518;比利时Newtec公司的 NTC.2077/FT;OKI公司的MSM7582TS;美国休斯公司的BCD4C-M5000;国内 的北京海尔集成电路设计有限公司研制的符合DVB.S标准的卫星信道解码器 HQPSK-DVB。该芯片包括载波恢复、符号同步、解调、前向纠错和码流解码。 但是这些芯片基本都是针对某些特定应用设计的,只能够在比较小的范围内调整。 而用可编程器件实现的全数字调制解调器则可以看作是一种用户全定制的调制解 调方案:所有的参数都可以按照每个特定的用户来修改,做到最优化。此外,FPGA 还具有静念可重复编程和动态在系统重构的特性,使得硬件的功能可以像软件一 样编程修改,极大地提高了电子系统设计的灵活性和通用性。 大规模可编程器件目前讵在向着混合可编程的方向发展。现在FPGA的研究 和丌发大都集中在数字电路上,在未来的几年内,模拟电路和数字电路的混合编 程技术将会快速发展。基于Altera公司的Cyclone系列的芯片束实现数字调制器设 计,并且搭建了外围调试用的板级电路。 1.4论文的主要工作 本论文根掘目前实际需要,设计了基于FPGA器件的数字QPSK调制解调器, 并猎建了外围应用电路。系统的通信指标参数如下:系统的调制方式采用QpSK, 传输比特率不低于300Kb/s。接口设计为:调制接口为单路码流串行输入、单路模 拟信号输入,解调接口为单路调制信号输出,单路码流输出。 论文的主要工作包括: 基于FPGA器件给出了数字QPSK通信系统方案,并对系统进行仿真验证; 采用硬件描述语言(VHDL)设计了基于Altera公司的FPGA期器件的数字QPSK 调制解调程序,并用仿真软件分别对各个模块进行功能仿真;选择FPGA的外围 芯片,搭建了系统电路并完成了硬件电路设计;整个系统调制调试;FPGA与DSP 的数字调制解调比较,得出各个系统的不同的优缺点。 第1章绪论 目前,FPGA作为新兴技术,以极快的速度应用到各个领域中。全国各高校也 在学习FPGA。本文以Altera公司的Cyclone系列芯片为基础,通过具体的软件、 硬件系统设计,熟悉FPGA系统的软、硬件丌发过程,掌握其丌发的基本技术。 本文所研究的内容,具有一定的研究价值。 .6- 基丁FPGA的短波数字信号调制解调的J荀州 第2章FPGA系统概述 2.1 FPGA概念及特点 FPGA是英文FieldProgrammableGateArray的缩写,即现场可编程l、J阵列, 它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑OAL(Oate Array Logic)、可编程逻辑器件PLD(Programmable Logk Device)等可编程器件的基 础上进一步发展的产物。 FPGA作为专用集成电路ASIC(Application Specific Integrated Circuit)领域 中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程 器件门电路数有限的缺点。FPGA能完成任何数字器件的功能,上至高性能CPU, 下至简单的74系列电路,都可以用FPGA来实现。通过软件仿真,我们可以事先 验证设计的正确性。在PCB完成以后,还可以利用FPGA的在线修改能力,随时 修改设计而不必改动硬件电路。使用FPGA来丌发数字电路,可以大大缩短设计 时间,减少PCB面积,提高系统的可靠性。PLD的这些优点使地PLD技术在90 年代以后得到飞速的发展,同时也大大推动了电子设计自动化EDA(Electronic Design Automatic)软件、Verilog语言以及硬件描述语言VHDL(Very—High-Speed Integrated Circuit Hardware Description)的进步。 FPGA具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。 兼 容了PLD和通用门阵列的优点,可实现较大规模的电路,编程也很灵活。与|’]阵 列等其它ASIC相比,它又具有设计丌发周期短、设计制造成本低、丌发工具先进、 标准产品无需测试、质量稳定以及可实时在线检验等优点,因此被广泛应用于产 品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用门阵歹0、PLD 和中小规模通用数字集成电路的场合均可应用FPGA。 FPGA是由存放在片内RAM中的程序束设置工作状念的,因此,工作时需要 对片内的RAM进行编程。用户可以根掘不同的配霄模式,采用不同的编矛E方式。 加电时,FPGA芯片将EPROM中数据读入片内编程RAM中,配置完成后,FPGA 进入工作状念。掉电后,FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能 第2章FPGA系统概述 够反复使用。FPGA的编程无须专用的FPGA编程器,只须用通用的EPROM、PROM 编程器即可。当需要修改FPGA功能时,只需换一片EPROM即可。 FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念,内部包 括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块lOB(Input Output Block)和内部连线(Interconnect)三个部分。FPGA的基本特点主要有: (1)采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片; (2)FPGA可做其它全定制或半定制ASIC电路的中试样片; (3)FPGA内部有丰富的触发器和I/O引脚; (4)FPGA是ASIC电路中设计周期最短、丌发费用最低、风险最小的器件之 一: (5)FPGA采用高速CHMOS工艺,功耗低,可以与CMOS、TTL电平兼容。 2.2常见的FPGA系列 目前FPGA的品种很多,常用的有如下几个系列: (1)XILINX的XC系列、Spartan—II系列、Virtex系列。其中,Spartan-II 系列采用成熟的FPGA结构,支持流行的接口标准,具有适量的逻辑资源和片内 RAM,是XILINX公司低成本、低密度的FPGA产品代表;Virtex系列逻辑容量 大、片内RAM多、时钟频率高,是XILINX公司的高密度、高性能FPGA产品代 表。 ’(2)ALTERA公司的FIEX、APEX20K、ACEXIK、APEXII、Straix、Cyclone 系列。ALTERA公司的FPGA器件采用钢铝御线的先进CMOS技术,具有非常低 的功耗和相当高的速度,采用连续式互连结构,能提供快速的、连续的信号延时。 ALTERA器件密度能从300门到400力.门,能很容易的集成现有的各种逻辑器件, 高集成度的FPGA提供更高的系统性能,更高的可靠性,更高的性能价格比。 (3)TI公司的TPC系列。 FPGA的使用非常灵活。FPGA有多种配晋模式:并行主模式为一片FPGA加 一片EPROM的方式;主从模式可以支持一片PROM编程多片FPGA:串行模式 基丁FPGA的短波数字信号凋制解调的应HJ 可以采用串行PROM编程FPGA;外设模式可以将FPGA作为微处理器的外设, 由其他的微处理器对其进行编程。 下面主要介绍一下本文采用的Cyclone系列的FPGA的一些特点。 Cyclone现场可编程门阵列系列基于1.5V、0.13∥m及全层铜SRAM工艺,密 度增加到20060个逻辑单元(LE),RAM增加至288Kb。具有用于时钟的锁相环 及DDR、SDR。支持多种I/0标准,包括640Mbps的LVDS,以及速率为33MHz 和66MHz、数掘宽度为32位和64位的PCI。 l协议 I晟人带宽(Mbps) 表2.1 Cyclone器f『|支持的串行总线接121 Tab.2.I Serial bus interface based 0n cyclone SPI 12C IEEE 1394 l 3.4 400 USB 2.O 480 协议 E1 最人带 2,048 宽/mbps 表2.2 Cyclone器f,|支持的通信协议 Tab.2.2 Communication agreement based 011 cyclone E3 T1 T3 oC—l oC—_3 oC一12 /sTM—帕 /STM—l ,sTM一4 34.368 l。544 44.736 51.84 155.52 622.08 OC一一48 /sTM一16 2488 表2.3 Cyclone器f1支持的通信接口协议 Table 2.3 Communication interface agreement based on cyclone 协议 PoS—PHY POS~PHY Levei 2 Level 3 UToPlA Level 2 UTOPlA Level 3 最人带宽/MbDs 622 2488 622 2488 总线宽度 f6 8,32 8/16 8,{6忍2 POS--PHY和UTOPIA协议分别为SONET/SDH和异步传输模式(ATM)提 供物理层和链路层的接口,可以在Cyclone器件中实现。 Cyclone器件支持一系列的串行总线接口,如串行外设接121(SPI)、12C、IEEE 1394标准和通用串行总线(USB),如表2.1所示。表中的最大带宽大于等于数 掘速率。通过在Cyclone器件中实现SPI和12C标准,可以在集成电路、处理器和 第2章FPGA系统概述 外设之问提供一个低速的通信链路。IEEE 1394和USB也可以在处理器、计算机 和其它器件之间建立一条链路。 Cyclone器件还支持一系列通信协议,包括E1、E3、T1、T3和SONET/SDH 等。其中,El和E3是欧洲数字传输标准;Tl和T3是相应的北美数字传输标准; SONET/SDH是光纤上的数字传输标准。表2.2是Cyclone器件支持的通信协议。 Cyclone器件还可以实现POs—PHY和UTOPIA通信接口协议,如表2.3所示。 2.3 FPGA与CPLD的区别 FPGA和CPLD具有各自的特点: . (I)CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时,声逻辑。 FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的 结构。 (2)CPLD的连续式和线结构决定了它的时序延迟是均匀的和可预测的,而 FPGA的分段式白线结构决定了其延迟的不可预测性。 (3)在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定 内连电路的逻辑功能束编程,FPGA主要通过改变内部连线的御线来编程;FPGA 可在逻辑门下编程,而CPLD是在逻辑块下编程。 (4)FPGA的集成度比CPLD高,具有更复杂的钿线结构和逻辑实现。 (5)CPLD比FPGA使用起束更方便。CPLD的编程采用FASTFLAS技术, 无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使 用方法较为复杂。 (6)CPLD的速度比FPGA快,并且具有较大的时问可预测性。 (7)在编程方式上,CPLD主要是基于FLASH存储器编程,编程次数可达l 力1次,系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编 程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上 电时,需从器件外部将编程数掘重新写入SRAM中。可以编程任意次,可在工作 中快速编程,从而实现板级和系统级的动态配置。 基T FPGA的短波数字信号稠制解凋的府州 (8)CPLD保密性好,而FPGA保密性差。 (9)CPLD的功耗要比FPGA大,且集成度越高越明显。 2.4本章小结 作为新兴的产业,FPGA诈迅速的取代CPLD在数字通信系统中发挥重要的作 用。本章简单介绍了FPGA的概念和FPGA的一些重要性质,给出了FPGA支持 的通信协议以及接口,并介绍了一些常见的FPGA系列,分析了FPGA与CPLD 的区别。 第3章现代通信技术简介 第3章现代通信技术简介 3.1常用数字调制方式的比较 在数字通信系统中,任何方案都需要满足两点要求:在最低的传输功率和实 际带宽下实现可靠通信;最大的数扼速率。带宽、功率、噪声和信息容量都是由 香农信息理论相互联系起柬的。香农信息理论说明了传输的速度是由通信的带宽 和信噪比(SNR)所决定的,香农第一定律公式: c硎。s(·+剐 (3.1) 其中,C为数掘通信链路的容量,单位为bit/s; w为信道的带宽,单位为Hz; SNR为信噪比,单位为dB。 表3.1显示了最普通的调制方案在理论上每符号所能传输的最大比特数。由 于硬件和传输损耗,实际上无线电通信系统中这些最大数掘速率不能达到理论值。 根据纠错技术理论,在不同的调制方式下维持需要的误比特率所要求的信噪比也 不同。 表3.1普通调制方式卜的每符号最人比特数 Tab.3.1 The most bit on every symbol based on modulation ways ‘ 调制 Bit/Symbol 凋制 Bit/Symbol MSK l 32-OAM 5 BPSK l 64-0AM 6 QPSK 2 256-0AM 8 16一QAM 4 调制指数(h,单位为Bit/Symb01),也称为带宽指数,是以bit/s/Hz为单位 柬度量的。较高的h会有较高的设备费用、复杂性、线性以及为了保持与低h系 统相同的误比特率而引起的SNR的增加。表3.3显示了不同的调制方式下的h值 基丁FPGA的短波数字信号凋制解调的席_LI』 以及状态、幅度和相位的数目。 误比犄率 10 10 10 10 表3.2不同调制}的SNR(dB) Tab.3.2 SNR based on different modulation ways QPSK 16-QAM 8 13 10 14 12 15.75 13.25 16.75 256-QAM 21.5 23 25 26.5 类掣 BPSK QPSK 8-PSK 16·QAM 32一QAM 64-QAM 表3.3通川调制方式及其各项属性 Tab.3.3 The common ways and attributes for modulation Bit/Symbol l 2 3 4 5 6 状态 2 4 8 16 32 64 幅度 l l l 3 5 9 相忙 2 4 8 12 28 52 上面是现代通信系统中常见的数种调制方式,包括调频和调相。在实际的应 用中,这两种调制方式一般都采用小偏移体制,即FM、PM信号占用的带宽: B~---2fm (3.2) 其中调频信号的二般数学表达式为, 忭u(t)=Acos[ak+伊+五『m(t)dtj (3.3) 式中:五是比例常数 re(t)是基带调制信号 数字调频应用的更加广泛,其中移频键控调制(FSK)是最简单的一种,对应 于二进制脉冲信号调制器的输出是频率j’日J隔f的双频信号,FSK信号既可以相关检 测,也可以非相关检测。FSK信号的产生有频率选择法和直接调频法。Ii{『一种方 法产生相位离散的FSK信号,后一种产生的是相位连续的FSK信号。·2FSK信号 第3章现代通信技术简介 解调方法也可分为两大类:相干解调和非相干解调。相干解调的抗干扰性能最好, 但是提取相干载波较困难,所以大多采用非相干解调。目前非相干解调方法有3 种: (1)双滤波器后跟包络法 双滤波器法需要…0、“1”之f’日J的频率f、日J隔不小于l/T,防止带通滤波器出 现相互重叠现象。双滤波器后跟包络法的框图如图3.1所示。 输出 幽3.1烈滤波器后跟包络法结构框图 Fig.3.1 Frame after double filter (2)鉴频法 鉴频法对频偏指数没有要求,“0”、“1”频率间隔不受限,其解调框图如 图3.2所示。 ——————————+ 数字狺 带信号 幽3.2鉴频法解凋框|芏l Fig.3.2 Demodulation frame ofscanning frequency (3)零交叉法 在频偏较大时,采用零交叉计数法解调在抗干扰能力方面略高于鉴频法。其 基丁FPGA的短波数字信号调制解凋的席Ⅲ 结构框图如图3.3。 幽3.3零交义计数法框幽 Fig.3.3 The frame ofcounting in the way ofzero crossing 当信道中存在非线性问题和带宽限制时,幅度变化的数字信号通过信道会使 已滤除的带外频率分量恢复,发生频谱扩展现象,同时还要满足频率资源限制的 要求。现代数字调制技术的发展方向是最小功率谱占有率的恒包络数字调制技术。 现代数字调制技术的关键在于相位变化的连续性,从而减少频率占用。今年柬新 发展的技术主要分两大类:一是连续相位调制技术(CPFSK),在码元转换期I'日J 无相位突变,如MSK,GMSK等。二是相关相移键控技术(COR--PSK),利用 部分响应技术,对传输数据先进行相位编码,再进行调相(调频)。 调相信号的一般数学表达式为: FPM(t)5Acos[Wct+Am(t)+O】 (3.4) 式中:W。为载波角频率 五是比例常数 re(t)是基带调制信号 通信中,数字调相应用非常广泛。有BPSK、QPSK、8PSK、16PSK,最简单 的二相相移键控调制方式--BPSK。它的载波相位分别是00和1800。但是在解调 BPSK信号时,常常产生1800相位模糊。因此常采用PSK的修改形式——差分PSK (DPSK)。数字二相调制的方法主要有调相法和相位选择法两类。它的解凋方法 第3章现代通信技术简介 》1固{叠竺 采用相干解调法,常用倍频一分频法直接提取相干载波。其载波提取电路原理图 如图3.4所示。 相于解调法需要在接收端产生相干载波,这使得解调器设备变得复杂,而且 由于槽位模糊现象导致误码,也限制了相干解调的使用。一般当通信信道存在比 较严重的干扰时,采用非相干解调;当发送端的发送功率受到限制时使用相干解 调使得信噪比比较小。 在通带受限制的信道中,为了进一步增加传输速度需要采用多相调制方式, 常见的有4PSK(QPSK)、8PSK、16PSK等。多进制数字调制方式有较高的频带 利用率和数据传输速率,但是其调制系统的抗噪声性能要低于二进制数字调制方 式。因此在实际的数字通信系统中,常用的是QPSK和8PSK。 3.2通信传输系统简介 首先讨论正交调制解调通信系统的通带工作模式,如图3.5所示: f.?:J‘FPGA的l!波数字信号峭制孵i_矗|的』、i用 蚓3 5通带数字通信系统悱匿 Fig 3 5 thc frame ofband—passing digital conununicatio.s3 S|Cm 交调制斛渊通化系统n0渊制疗武:典型的冲激响心足实数,而基带渊制f j地复数的 ● 广 \\ 肛六o+,) ,,/ D B (a) 第3章现代通信技术简介 八 ‘ s‘+’(。 小。 O (b) J‘ s(n fo·B fo fo+B f 今. -fn-B —fo —fo+B n (C) fo—b fo f0+B f 幽3.6基带信号和调制信号的Fourier变换 Fig.3.6 The Fourier converting of base band signal and modulating signal s””(f)=∑吼h。(『一KT) =∑口。^。0一灯)+-,∑口删 ^。O—KT) 假设fo(珊。=2z厶)是载波频率,丸是相位。因此可以定义: s㈩o):昙s㈨’(fk椭训 其Fourier变换: f 3.5) ,18 蕈丁FPGA的短波数字信号调制解凋的应川 s‘+’∽=I.s‘“’杪 其中实数传输信号口】以表一i为: s(f)=2Re{s+(f)} Fourier变换: sty)=s+ty)s∽(_,) 它们的频域变换如图3.6所示。 J(”】是一个周期为T的基带周期函数,其功率谱密度为: 雨,ty)=肛,驴1 2Poty) 调制信号的功率谱密度为: E(,)=三I;一一,(厂一So)+≯一一,(_厂一厶)] 而接收信号的数学表达式为: &。(,)=s+&。(f) Fo皿er变换为 s,。(厂)=s(j)G。。ty) 接收到的信号通过频谱的搬移变换为基带信号,如式3.I 1所示 SM0(,)=St'h(,k…‰”刚 Fourier变换为 SMo(厂)=s。ty+Jo)eln 然后信号通过低通滤波器(LPF)得到公式3.t2: s。O)=sw。+;。。(f) (3.6) (3.7) (3.8) (3.9) (3.10) (3.11) 第3审现r℃通t?技术简介 I'ourier变援为: s,。L,)z一。L,Fn(,) ll体的信号的频带如f}纠3 7所乐 J ‘‰∽ 八 。,/\ (3 1 21 . .2鼾 f 吲3 7蝌调侍-÷的频谱变换 Fig j 7 The出ilIing offRquenc.、spccIrum的m demodulauou signal 刈J:常川的Ⅵ4带【j晰l Jq,J』℃,比fI[1 AM,MFSK,QPSK,DPSK等,。岂f¨的【, 5率足不}d的。I纠3 8昕尔了择种不同渊制方‘式的BERI“11121。 墓丁FPGA的短波数字信号调制解调的府Hj 图3.8 不同调制方式的BER曲线l!(I Fig.3.8 the different BER curve of different modulation ways 3.3同步技术 3.3.1引言 同步是数据通信的一个重要问题。任何数字通信系统都是离散信号的传输, 要求收发两端信号在频率上相同和楣位上一致,/j能正确的解调信息。数字通信 系统能否证常有效的工作,很大程度上依赖于币确的同步。同步不好会导致误码 增加、通信质量下降。数字通信的特点之一就是通过时问分割来实现多路复用。 在通售过程中,信号的处理和传输都是在规定的对隙内进行的。为了使整个通信 系统有序、准确、可靠的工作,收发双方必须有一个统一的时|’日J标准。同步系统 是保证通信系统丁F常工作的前提。在数字通信中,按照同步的功能束分有载波同 步、位同步、群同步等吲。 3,3.2载波同步 载波同步电路又称载波恢复电路,用束从接收信号中提取相干解调所需要的 第3章现代通信技术简介 参考载波。这个参考载波要求与接收到的信号中的被调载波同频同相。接收端愀 复相干载波的方法一般分为两类:一类是在发端,在发送数字信息流的同时发送 载波或与它有关的导频信号,称为插入导频法;另~类是从接收的已调信号中提 取出载波,称为直接法。载波同步系统的主要性能指标是高效率和高精度。所谓 高效率是为了获得载波信号而尽量少消耗发送功率。 插入导频法分为频域插入导频和时域插入导频。 (1)频域插入导频。其发送端框图如图3.9所示。 I霖卜区到一 幽3.9插入导频法的发端方框幽 Fig.3.9 The frame from inchoation for inserting frequency s(t)代表数字信号,由于基带信号中存在直流分量和极低频成分。经调制后频 谱将非常靠近载波,这样在载波处再加入载波导频将会受到干扰,使接收端提取 纯净的载波有困难。所以为了在载频位詈插入导频,对发送的数字信号先进行变 换,使其频谱中的直流和相邻的低频信号滤除或衰减,然后经低通滤波器加给环 型调制器,由带通滤波器取出上、下边带送给加法器。同时送给加法器的还有载 波移楣90度后得到的asinwt。发送端必须一交插入导频,不能加入cosvct导频信 号,否则接收端解调后会出现直流分量,这个直流分量无法用低通滤波器滤除, 将对基带信号的提耿产生影响。 接收端提取载波的方框图如图3.10所示。接收端实际上收到的是经过信道失 真和噪声干扰后的信号。接收信号中包含有导频的信号,用一窄带滤波器取出并 移相90度得到,再用它去解调输入信号。 纂丁.FPGA的短波数字信号凋制解调的应HJ 幽3.10接收端提取载波的方框幽 Fig.3.10 the frame ofdistilling carrier wave from receiving part (2)时域插入导频。时域插入导频法的时问分配关系如图3.11所示。在每一 帧的数掘结构中,除了有一定位数的数字信息外,还要传送为同步信号、帧同步 信号和载波同步信号。在收端把载波标准提取出来,同本地振荡器进行比较。若 二者相位不同,则产生误差电压。调整本地振荡信号的相位,使本振的信号和收 到的载波同相。由于载波标准信号是断续的,因此调整也是断续的。用调整过的 本地振荡信号作为载波去解调接收信号,接收端的方框如图3.12所示。 位 同 步 帧 同 步 我 波 同 步 信息 位 同 步 帧 同 步 曩 同 步 信息 篱 步 第一帧 第=帧 |璺|3.11传输数据的格式 Fig.3.1 1 the format ofsending data 第3章现代通信技术简介 幽3.12时域插入导频收端载波提取 Fig.3.1 2 distilling carrier wave from inchoation in the time area 3 3.3位同步 位同步是数字通信系统中最基本的同步。在数字通信系统中,接收端解调后 的信号必然是受到信道失真并混有噪声和干扰的数字波形。要将它还原成原始的 基带信号,首先需要对它进行采样判决。数字序列是按一定的速率~个码元一个 码元的传送,接收端也应该按相同速率接收下柬,这需要收发双方码元的速率相 同,码元的长短也相同,采样判决时刻应该对准最佳采样判决点。所以位同步就 是在接收端设法产生一个与发端发送来的码元速率相同且在时『日J上对准最佳判决 点的定时脉冲序列。位同步系统的性能与载波同步系统类似,通常也是用相位误 差、建立时问、保持时j’丑j、同步带宽等指标来衡量。相位误差主要是出于位同步 脉冲的相位在跳变的调整引起的。同步建立时|'日J是指在失去同步后重建同步所需 要的最长时问。保持时问是指当同步建立后,一旦输入信号中断,收发双发仍能 保持同步的最长时间。一般输入信号码元的重复频率和收端固有位定时的重复频 率是不完全相等的,该频差会引起时间漂移,如果周期之差大于某一值,则锁相 环将无法使收端位同步脉冲的相位与输入信号的相位同步。能进行同步的最大频 差称为同步带宽。 位同步的方法可分为外同步法和自同步法两大类。外同步法就是发送端将位 定时信息送到接收端,用它作为接收端位定时标准。传送位定时信息的方法可以 基丁FPGA的短波数字信号调制解调的麻Hj 采用单独信道,也可以和数字信号共同用一个信道。自同步法也叫直接法。发送 端不专门向接收端传送位同步信号,接收端所需要的位同步信号从接收端收到的 数字信息流中提取出来。自同步法中最简单的方法是滤波法和数字锁相法。 3.4本章小结 本章简单的列举了现代通信系统中常见的几种调制方式,并对它们进行了简 单的比较,同时给出了各种调制方式的优缺点。然后给出了现代通信系统的系统 框图,给出了现代通信系统的数学表达式,并进行分析,为下文建立的QPSK通 信系统提供了基础。最后简单介绍了同步技术。 第4章QPSK算法研究及系统仿真 第4章OPSK算法研究及系统仿真 4.1 OPSK信号 4.1.1 QPSK信号简介 在数字相位调制中,M个信号的波形可以表示为: 瓯O)=RekO≯,2F扣一J),”P,2矽r J m=1,2,AA材,os,≤f) =g(f)cos阮r】+万27/"∞一1) 290)c。s鲁b—1)c。s2矾,一g(,)sin鲁∞一1)sin2矿r (4.1) 式中,g(f)是信号脉冲,以=2n(m一1)/M (m=1,2,…,M)是载波的M 个可能的相位,用于传送发送信息。这些信号波形具有相等的能量,即 s=一(,陟=吉fg 2(t)clt=≯1 (4.2) 而且这些信号波形都可以表示为两个标准证交信号波形Z(,)和^(f)的线性组合, 即 %(,)=矗。彳矗)+%,:^O) (4.3) 一O) 、/三go)。。。2矿, V占8 (4.4-a) 圳一屉(,)sinz移, (4.4-b) 而且二维向量%=k,,s。:】是: 铲睁s秘x踟抄271",)]沁∽,…㈤ (4.5) 基丁FPGA的短波数字信号调制解调的麻州 其中当M:4时,就是本论文所要重点讨论的4PSK(QPSK),QPSK的载波 相位有四种取值,每种取值代表两比特的信号。随着信号的改变,幅度恒定的载 波信号的相位在四种取值之问变化。这四个相位的取值为|.日j隔相等的值,如:0, 万/2,石,3,:/2每一个相位值对应于唯一的一对信息比特。另一种QPSK相位取 值法是:州4,3,r/4,5zr/4,7州4。这种方法是通过在每一个符号间隔的载波相 位中引入附加的筇/4相移来实现的,这种方法使彳哿号同步变得较为容易。 QPSK信号可以表示为: ‰=序c。扣咖,)爿.o鲻川吐z34 ∽6, 式中E。为单位符号的信号能量,即0≤f≤T时间内的信号能量;够为载波角 频率,z为符号持续时间。 所以QPSK信号可以看成是对两个币交的载波进行多电平双边带萨交之后的 信号的叠加,因此可以采用乖交调制的方法得到QPSK信号。 JL l ●● 01 ▲— 00 11 lO ●I a,载波相位为0,万/2,/t",37r/2 丫。 。1/一 , / \ l | f ■ ■ 00\、 —/10 b,载波相能为,q4,37r/4,5zr/4, I鳘I 4.1 QPSK信号载波相位幽 Fig.4.1 the carrier wave phase picture of QPSK signal 第4章0PsK算法研究及系统仿寅 QPSK信号的两种表示方法如图4.1所示,以参考相位为基准。(a)图中己 调波相位取值州4的偶数倍,即取1"1衫2,n=o,1,2,3,因此称之为万/2系统的 QPSK。 (b)图已调波相位取值疗/4的奇数倍,即墩(2n+1)庀/4,n=O,1,2,3, 因此称它为庀/4系统的QPSK。 4.1.2 OPSK信号调制解调方案 由QPSK信号载波相位图可以看出,QPSK调制就是把二进制双极性不归零数 据序列f‰),经数掘分离器分成奇偶两路,每路的码元宽度Ts扩展为2Tb。奇路数 掘对载波《nw。进行二相调制,偶数路数掘对载波进行cosW。进行二相调制,两个 二相信号相加得到四相PSK信号。4PSK信号的产生有3种方法:相位选择法、直 接调相法和插入脉冲法。 (1)相位选择法。直接用数字基带信号选择具有所对应相位的载波信号产生 QPSK信号的方法称为相位选择法。相位选择法使用的载波是方波。实现框图如图 4.2。其调制器由串并变换电路、相位选择电路、4帽载波发生器和带通滤波器组 成,加上码型变换器就可以实现QDPSK信号调制。 幽4.2 QPSK相仃选扦法调制器枢幽 Fig.4.2 the frame ofmodulation in the way ofQPSK phase choosing (2)直接调相法。直接调相法也称为证交调制法。图4.3是直接调相法产生 QPSK信号的框图。它由串并变换电路、极性变换电路、相乘器、移相器、载波发 生器和相加器组成。而且在直接调相法的基础上增加差分编码器就可以产生 QDPSK信号。 墓y-FPGA的短波数字信号调制解调的府埘 图4.3(a)为直接调相法产生QPSK信号的框图,图4.3(b)为直接调相法 产生QDPSK信号的框图,采用了州2体系。按2位二进制数~组进行输入,串并 变换器将2位串行输入数掘转换为2位并行数据A、B,A、B码元宽度加倍并且 在时问上同步。差分编码器将绝对码元A、B转换为相对码元c、D,然后通过极 性变换器转换为双极性码元,进入相乘器最后经过相加器得到QDPSK己调波信 号。 0相~万相 a A C 0相~万相 B D b 一3,r/4*目~x/4 幽4.3 QPSK和QOPSK商接凋相法调制框幽 Fig.4.3 The directing phase modulating frame ofQPSK and QDPSK 第4章QPSK算法研究及系统仿真 (3)插入脉冲法。通过在三级级联分频器中插入受控脉冲改变分频器状念 柬实现载波相位的变化,插入脉冲法的载波也采用方波。 啪心f(粼]2+[豁]2] QPSK的功率谱由下式4.7所示: ㈡,, 其中,毛是比特能量,正是比特周期。图4.4是QPSK信号的功率。 幽4.4QPSK信号功率图 Fig.4.4 The spectrum ofQPSK signal QPSK信号的解调常用的有相干正交婀调法和差分手交解调法两种: (1)相干于交解调法。由多相调制器工作原理可知,QPSK信号可以看作是 由两个诉交信号合成得到的,相干正交解调法的原理是用两个丁F交的本地相干载 波信号进行相干解调,其解调器框图如图4.5所示。相干正交解调法也称为极性比 较法,其解调器由带通滤波器、相乘器、相干载波发生器、移相器、低通滤波器、 抽样判决器和并串变换电路构成。 .30- 基丁FPGA的短波数字信号调制角罕调的应用 掣I coswlt鲨 嚣h 决器 | A I 带通滤 波器 相干载波 行串变 换器 低通滤 B 波器 幽4.5 QPSK相干解凋法解凋器框l!}| Fig.4.5 the demodulation frame ofQPSK 图中QPSK己调波S4。k(t)信号先通过带通滤波器滤除带外干扰信号,分为三 路,一路进入相干载波发生器提取本地相干载波,另外两路输入到相乘器。相干 载波发生器产生的相干载波coswt一路直接进入相乘器与S4psk(t)相乘器,另一路进 入移相器进行刀/2移相,产生与相干载波coswt币交的载波信号一sinwt,进入第二 个相乘器与S4psk(t)'相乘。两个相乘器输出的两路信号通过低通滤波器和抽样判决 器得到A、B信号,然后通过并串变换电路还原出二进制数字基带信号。 相干诈交解调法解调4PSK信号,由于在接收端也要恢复相干载波,因此存在 相位模糊的问题,解决方法是采用多进制相对码柬表示多进制数字基带信号,然 后进行4PSK绝对移相调制得到4DPSK信号;在解调器对4DPSK信号进行相干 解调和差分译码恢复出原始数字基带信号。 (2)差分币交解调法。4DPSK信号可以使用差分检测法对两个币交的相干载 波进行差分检测束实现解调,这种方法也称为相位比较器。4DPSK差分解调器框 图如图4.6所示。调制器由带通滤波器、延迟器、移相器、低通滤波器、抽样判决 器和并串变换器组成。 第4章QPSK算法研究及系统仿寅 带通滤 波器 低通滤 藿盎瓶 相乘器 波器 嚣h A 抽样脉冲 升串变 换器 抽样判LJ R。 决器 J 幽4.6 DPSK著分解调法解调器框幽 Fig.4.6the difference demodulation frame ofDPSK 差分检测法解调QPSK信号的原理是对输入的已调波信号s4。。k(t)进行延迟和 移相产生两路相互币交的相干载波信号,然后分别于己调波信号s·psk(t)相乘,之 后通过低通滤波和抽样判决恢复出A、B信号,再进行并串变换电路得到二进制数 字基带信号。 4.2 OPSK信号仿真 对QPSK信号进行仿真,这罩使用的是SystemView仿真软件。SystemView 是基于Windows环境下运行的用于系统仿真分机的可视化软件工具,它是用功能 模块(Token)描述程序。可以构造各种复杂的模拟、数字、模数混合系统和各种 多速率系统。它适合于现代通信系统的设计、仿真和方案论证;并可进行各种系 统时域和频域分杌。图4.7是在SystemView下建立的QPSK信号的正交调制系统 模型。 蔓!!堕垒竺生鎏垫主堡量塑垄!笙塑盟翌型 幽4.7 QPSK止交调制系统梭础 Fig.4.7 The orthogonal modulating system model ofQPSK 幽4.8 QPSK正交调制系统波形 Fig.4.8 The wave ofQPSK orthogonal modulating system .33· 第4章QPSK算法研究及系统仿寅 QPSK『F交调制系统的典型波形如图4.8所以,左边是原始信号和QPSK己调 信号,右边则是两路双极性信号。 图4.9 QPSK调制信号的功率谱密度图 Fig.4.9 The power spectrum ofQPSK modulation signal 幽4.10 QPSK调制信号及其BER I!fI Fig.4.1 0 The moelulating signal and BER ofQPSK .34· 墓丁FPGA的短波数字信号调制解凋的应心 图4.9和4.10分别是QPSK调制信号的功率谱密度图和QPSK的BER图。 I釜I 4.Il QPSK i周¥JJ解凋模型框I玺I Fig.4.1 1 Modulation and demodulation model frame ofQPSK 幽4.12 QPSK调制解凋系统波形酗 Fig.4.12 The wave ofmodulatingand demodulating in QPSK system 第4章QPSK算法研究及系统仿真 由图4.12所示,可以看出,在QPSK调制过程中的两路信号A、B在解调过 程中被恢复了出束,然后通过相乘器、相加器、延迟得到解调波形,即原始信号。 4.3本章小结 本章主要介绍了QPSK信号的调制解调。给出了QPSK信号的调制解调公式、 调制解调原理图和框图,并对QPSK信号进行了频谱分析和BER分析,最后在 SystemView中仿真了QPSK调制解调。为下一步在FPGA上进行QPSK调制解调 做准备。 基于FPGA的短波数字信号惆制解调的应用 第5章FPGA中的信号调制解调 5。1 OuartusII开发软件 Altera公司的Quartos『I软件提供了可编程片上系统(SOPC)设计的一个综合 开发环境,是进行SOPC设计的基础。QuartusⅡ集成环境包括以下内容:系统级 设计、嵌入式软件开发、可编程逻辑器件设计,综合,布局,验证和仿真15】。 QuartusII设计软件根据设计者需要提供了一个完整的多平台开发环境,它包 含了整个FPGA和CPLD设计阶段的解决方案。图5.1是QuartusII软件的开发流 程。QuartusII软件允许在设计流程的每个阶段使用QuartuslI图形用户界面、EDA 工具界面和命令行界面。在整个设计流程中可以使用任何一个。图5.2是Quartus II设计的典型流程图【33J。 图5.1 Quartus软件的开发流程 Fig.5.1 The imploding flow ofsoftware Quartus II 第5章FPGA中的信号调制解调 图5.2 Quartusll软件的典型设计流稃 Fig.5.2 The typical design flow of Qtmrtus II -.38.. 1.t j FPGA的*12波数字{妻弓涮制孵测的J、i月j QuartusII软件提“j J’定寰萼的命令{J:界婀解决疗案。它允许使』{j者使川命令仃 ”.执行艾什和选』炙完成没if流利的每个过程二佳Ⅲ1命令{r流程心‘以降低内rr要jk, ∽t』侵j1J脚本或枷:准的命令{』:选项和命令t包{^1 cl命令)挖制QuartusIl软什刷 址、’,:Makefile,阁5.:j拈1i了仃天命令行的波训流程。 源文什 仿真 . Quartus~sim ——工一… ……一 。Design 分忻、综合厂_~一~。.’l Assislanl Quart,支drc 。 ’——一。i— 州午分折 . QuartusL伯ll, Q 上怒 n Compiler ——..一Database QimmIs-cdb EDA Neflist Wrilet oImrlus_eda Ar,sembler Quarlus—asm SOfhvarc '。 Bnilder QI蠡nus一刚咖1 掘捌 QuartusJ)gm 转换编程文件. Quarlus_cpf 【#】5 3命令行设计新£}‘Jt Fig 5 3 The design no、、of orders 发i1输入。Quartusll支十牛多种设计输入方法,QuartosII木身具有的编辑器上 播味州图足图形没汁输入.文本自m辑输入(AHDL、\q-tDL、Verilog)和内俘绷弘 i,£入(Hex、Nlif)。讹j 0 EDA『:具编圳的标HI:晰』℃文件。 第5章FPGA中的信号调制解凋 设计项目的编泽。Quartusll编泽器包括设计错误检查、逻辑综合、A1ter'a适 配器件。 延时分析和仿真。Quartus 11支持对单个时钟或多个时钟的延时分析。同时支 持多种仿真方法。 5.2硬件实验板 本文采用的是Cyclone系列的FPGA,以EPIC6Q240的芯片为核心的实验板 的构造框图如下【33l。 幽5.4实验板电路构造框凹 浚实验板有以下一些特点 5 基J FPGA的短波数字信号调制解凋的麻州 ◆支持RS232接口 ◆支持并行接口(IEEE 1284)、PS/2接口、VGA接口 ◆外扩2K字节的12C PROM ◆有128K字节的SRAM、2M的FLASH和8M的SDRAM ◆支持多个时钟,包括CPU时钟、USB时钟、PCI时钟和IOAPIC时钟 ◆能支持JTAG和Active Serial两种下载方式 ◆定义4一bit的拨码丌关 ◆~个16"2字节的LCD模式 ◆12C的实时时钟 下面简单介绍一下下载方式。为后面做准备。实验板上配置了AS和JTAG两 种下载电路模式。通过管脚(MSE)柬决定何种下载方式。下面是两种下载方式 的管脚说明。如表5.1和5.2所示。 管脚编号 l 2、10 3 4 5 6 7、8 9 表5.1 JTAG F载模式的管脚说明 Table 5.I The pin show for J1、AG download 营脚名称 对府的FPGA引脚 TCK 147 GND TDo 149 +33V TMS 十3.3V 148 NC TDl j55 管脚编号 1 2 3 表5.2 AS 1-02模式I-雕,3管脚说明 Table 5.2 The pin show in the way ofAS download 管脚信号 对应的引脚 DCLK 36 GND 。 CONF DoNE 145 第5章FPGA中的信号调制解调 续表5.2 4 +3|3V 一25 5 CoNFIG群 32 6 CE牟 25 7 DATA 24 8 CSO# 37 9 ASDO 10 GND 5.3硬件设计AD/DA 毕业设计中需要设计一个AD/DA变换电路,用柬采集原始信号,输入到实验 板上,通过FPGA的调制解调,最后输出。 首先是AD设计。这早采用的是TLC5510芯片。此芯片是CMOS、8位、20MsPs 的模拟/数字转换器,利用闪存结构。TCL5510用单5V电源供电,消耗的功率为 100Mw,同时它具有内部采样和保持电路,高阻抗方式的并行口和内部基准电阻。 内部基准电阻使用VDDA可以产生标准的2V满度转换范围。TLC5510与闪速转 换器(flash converters)相比,减少了功率损耗和晶片尺寸。通过在2步过程中实 现转换,大大减少了比较器的数目。转换数据的等待时间为2.5个时钟周期。 TLC5510是以流水线的工作方式工作的。TLC5510在每一个CLK周期启动…次采 样,在CLK F降沿石进行,然后完成一次采样;采样数掘在2.5个周期后输出, 计算上输出延时td(D),从采样到输出需经过25,+(tw(H)+t。(L)Hd(H))。图5.5 是TLC5510时序图。 基丁FPGA的短波数字信号凋制解凋的府}lJ CLK Cdock) A晰L06射 finput5州日 Df一踯 (ompul圳 幽5.5 TLC5510时序幽 Fig.5.5 The scheduling timing chart ofTLC5510 TLC5510与FPGA的接口连接电路如图5.6所示: ◆FPGA 101提供TLC5510工作时钟 ◆FPGA 102一FPGA 109接收TLC5510的采样数掘 ◆FPGA 1010为TLC5510提供输出使能信号OE,低电平有效。 图5.6TLC5510与FPGA接口l乜路原理幽 Fig.5.6 The connecting ofTLC5510 and FPGA 其采样控制程序电路符号如图5.7所示。 -43- 第5章FPGA中的信号凋制解调 cJk din[7··-Ol elkl dour[7…01 幽5.7TLC5510采样控制午!F!序电路符号 Fig.5.7 Sampling control electro circuit symbol ofTLC5510 TLC5510采样控制程序 Library ieee; Use ieee.std logic_l 1 64.all; Entity tlc5510 is Port(clk:in std~logic;——系统时钟 oe:out std_logic;——-TLC55lO的输出使能OE clkl:out std logic;——TLC5510的转换时钟 din:in sta logic_vector(7 downto O);——束自TLC5510的采样数拱e dout:out std_logic_vector(7 downto 0));——FPGA数掘输出 end tlc5510: architecture behave oftle55 10 is signal q:integer range 3 downto O; begin process(elk)——将时钟分频,得到TLC5510的转换时钟 begin ifclk’event and clk=’1’then ifq<=3 then q<=0; else qc=q+l; endif; endif; ifq>=2 then clkl<=’l’——系统clk分频 .44- 基丁.FPGA的短波数字信号调制解凋的府川 else clkl=’0’: endi£ end process oe<-’0’:——输出使能赋低电平 dout<=din;——采样数掘输出 end behave; 经过AD采样后,将信号送弱FPGA中进行调制解调。然后再通过D八输出。 这罩我采用的是TLC7524芯片。TLC7524是8位的D/A转换器,其转换周期为 lOOns。其输出控制时序图如图5.8所示。 警 l k—一tWfvII嘞叫 i r螂’~㈣ D㈣er———————七二二=)——一 幽5.8 TLC7524输山控制时序幽 Fig.5.8 The output scheduling chart ofTLC7524 TLC7524与FPGA的接口电路如图5.9所示: ◆FPGA IOI—FPGA 108为TLC7524提供8位并行数掘 ◆TLC7524的CS、WR低电平有效,直接接地 第5章FPGA中的信号凋制解凋 幽5.9 TLC7524接口电路原理幽 Fig.5.9 The connecting ofTLC7524 其接口电路输出控制程序电路符号如图5.10所示。 elk data outl7…01 哪 幽5.10接口电路输山控制样序电路符号 Fig.5.1 0 The symbol ofcontrolling electro circuit TLC7524接口电路输出控制程序如下所示: library ieee; use ieee.stdjogic_l 1 64.all; use ieee.std logic arith.all; nse ieee.std_logic unsigned.all; entity TLC7524 is Port(clk:in std_logic;——系统时钟 rst:in std_logic;——复位信号 -46- 堡!!堕垒塑堕垫鏊主笪呈塑堡!堑塑竺翌岂 .——一 data out:out std logic_vector(7 downto o));——波形数掘 end TLC7524; architecture behave ofTLC7524 is signal b:integer range 0 t063;——地址计数器 signal q:integcr range 0 t04;——计数器 signal d:integer range 0 t0255;——波形数掘寄存器 begin process(clk)——对系统时钟分频,完成地址计数器的循环次数 begin ifrst=’1’then b<=O;——复位时,对地址寄存器清零 一elsifclk’event and clk--’1’then ifq=4 then q<=O;——系统时钟的分频 ifb=63 then b<=o:.——系统地址的循环次数 else b<=b+1: endif; endif; endif; end process; behave一蒂弦波波形数掘输出 data out<=eonv_std_logic vector(d,8);end 5.4 FPGA仿真 QPSK在VHDL语言中调制方框图如图5.1 l所示。调制信号说明如表5.3所 示。图5.12是QPSK调制VHDL程序仿真全图,图5.13是QPSK调制VHDL程 序仿真细节全图【36113 71。 第5章FPGA中的信号调制解礴 幽5.11 QPSK调制方框幽 Fig.5.11 The frame of QPSK modulating 表5.3凋制信号说明 Table 5.3 Explanation ofsignal for modulating 信号yy 载波相仿 载波符号 “00” 0。 f3 “01” 90。 f2 “10” 180。 f1 “11” 270。 fo ”'l··B” 10 5坫二也P虬n盯 21 Ca,3珥 ht盯v.1 n 03M 乱岱‘Ed a p- I_·I“10”B嚣 ]6Ⅱ● iBO PM ⅫP a# mPM mP” ¨Pn ”P叫 J 哪肌100哪咖咖栅栅咖0哪!咖删4哪栅哪8哪咖咖哪册咖哪哪哪800咖哪哪咖咖咖0|I『 日 日 团 鲤竺2竺望。蔓u 囝 @翰黝@@0酗国@∞磷袷钡粥0磷凇。:蕊国蚴泓驱】@磷脚婀鲥 0,0 0 l胁[广 口;夏m。崛]6]8蝴逦删∽I0)。哪广 [{帽c](U;[l哪0二]0c盯)n坦{眦c僦I固几n翰酊4广 匹0cm僦0Ⅺ栅蝴1U㈨Dm珈([)唧。夏In{Ⅲ鳓厂 ]哪描哑60Ⅱ0]c)哪蝴广 C口∽j8∽[珊]蝴埏n几 9l{{D。盯:0唧广 ce自,亘l]瑚lnⅪ{瑚广 ccm4ID。一]正{明崩I0Ⅺ∽1广 0r。虻lnc1砌锥j厂 俐n口_渊f 口-口。aⅪⅪ等目 品 闰5.12 QPSK调制VHDL科序仿真全幽 Fig,5.12 The whole picture ofemulating for QPSK demodulating VHDL .48- 墓T FPGA的短波数字信号调制解凋的戍Hj 8““ 1母s“mmRw smnⅥMf㈣ IutⅡtl-·Bv 幅口册二越hInt盯 116驼坫 珏t·rTd s3跎-- 乳F‘ !d ’,#∞9”∞PM I∞p¨i”P“Ⅻp¨2∞PM∞pⅡm pMⅫp nt q o a_ ≥t.f 日: -i n几n丌n几 h几几n一几兀丌几n几n丌疗厅R几n几几^几几几几几几几几几几门几几厂 -I D回国@厂D固④—④—①@回]@厂0@回]D厂D回国—@①—@④—@0固1嗍广叵)1①q)远啦 -O -o -1il n n哪nnnnnr 广——] 挺殛曰@①① 九弛n n n nU n nn n n肌埘骶甩八几n n 80ln n兀l八rnU硼Ⅱ0几丌|l n n nnn 广 }舞 日Ⅱ tl ........-J ]广——]厂——]厂——]广——] ●l 广-、r ] 广]厂] 广] 广1 厂1广]广]广] [x -1 厂]几几 ]n几几广1 n几门广1几门厂]广1 n厂1广1几r ●n Ⅸ'D x_弋 ol I ∞ Ⅳ [::; tt ●1 广 ●∞ l 11 X m x· ∞ 日悠 -o ●- 西残画弼画)匝D衄匦迥互叵画画野堕D画D匣回雹野巫D照园卿 日f ●OIID 蜒亘殛巫)匝立 曙;:: Lfn】 ●l L·f【0】, ●a 广—广—]广1广— 门—广 广]— ——广 — ]—广]厂 ]1—厂— 一———1广 ]—广广]— —厂]— —广 —]1—广 广_— ]]—广———1 —]广]r 幽5.13 QPSK调制VHDL群序仿真详细|!(} Fig,5.13 The degail picture ofemulating program for QPSK demodulating VHDL 在上图中,clk是时钟信号,SlRrt是起始电平,设为高电平,x为输入的采样 信号,Y为输出的QPSK信号,Q为计数器,f为分频器,得到4种载波信号f3, t2。f1,fO。XX为寄存器输入信号x的2位寄存器;yy是寄存xx信号的寄存器f3sJf39J。 —一崮 星噼vhd {9晰R州M n井Stst珥 口IⅡtqtⅡV口“ Ittol㈣,_● Z●r1·”1 Fattz协h‘ ,-th hvtct Ith1t●“tM·■z--d‘d'r·删㈣tI T●t.I l●口c.1_讯“ 1●t.1,1舢 T*t-/tlrt埘l,1柚 T●td●oqbt‘ T●t.1 rLh Ol惦娜 S耳Htlfd—S啦hA翟10 5 011m14I'll ii删2口畸"2钉rm VⅡ-1“ 皿矗 皿矗 睁d仲’ 口1c6啦帕明 rlnd f●- 13,i蝴l《l■) I,l舞C 2■) O O,钇l∞(0I’ 0,2 f 0t, . I垫|5.14 QPSK调制VHDL分析综合报告 Fig.5.1 4 The detailed analysis and report ofemulating program for QPSK modulating VHDL 第5章FPGA中的信号调制角孕凋 訾ⅢEp下二 sl●ck To Clock l N,^ None 1 773 ns stLrt w[i】cik 2 H,^ None 1 773 ns st”t xx[1]clk 3 Ⅳ^ None 1 773 rts stLrt ZZ[0]clk 4 Ⅳ^ None 1 748 n=start xx【0]clk 5 Ⅳ^’None +1 738 ns start fCz】clk B Ⅳ^;Non, 41 496 n‘·t盯t fC3]cik T H,^1None 0 319 ns start q[2】clk 日 N/^ ;None 0 316 ns St 4trt q[1】 cik 9 N,^。None 10 Ⅳ^{并on· 0 315 n_start qCo】ch ,一0 157 m x ‘xz[1】clk ll ⅣA None 一0 170 ns x xx[02 clk Sltct隐Requ”n慧Actm卜m|r。}憋|k Ⅱ,^ Ⅳ^ J/A ;Kone None Hon- 甏箍£兰刻 :ll 923 M lll 384 ns ill 135 n‘ 图5.15凋制QPSK的时钟说明 Fig.5.15 The report oftime setting for modulating QPSK 图5.14是调制过程的综合分析报告。图5.15则显示了QPSK调制过程中的 各种延时。其中,tsu是时钟建立时fHJ。表示的是在寄存器时钟信号已经在时钟引 脚建立之前,经山数掘或使能输入而进入寄存器的数据必须在输入引脚处出现的 时问长度。tco表示时钟到输出延时。反映了时钟信号在寄存器输入引脚上发生转 换后,在由寄存器馈送信号的输出引脚上获得有效输出所需要的最大时问。 在解调过程中,设计的解调信号如表5.4所示。将一个信号周期分为4份,高 电平权值分别是0、0、0、0,低电平权值分别是1、1、2、3。 载波相付 0。 90。 180。 2712。 表5.4 QPSK解调信号说明 Tab.5.4 Explanation ofQPSK dcmodulmion 加法器xx 中间信号YYY 0+o+2+3=5 “00” 0+1+2+0=3 1+1+O+O=2 “01” “10” l+O+o+3=4 “ll” 基丁FPGA的短波数字信号调制解调的惠瑚 幽5.16QPSK解凋VHDL稃序仿真详解幽 Fig.5.16 Emulating detail picture for QPSK modulating VHDL 雹PL_MPSKZend g争J Compd氆lon p 舀邑Le删Not 圆口Flow5urn 国舅FlW Sett 《誊宦Flow Eiap 毋B Flow L09 4臼-j Analysm£ j国--I Fitter _国-J Assemble 蔓函--J Tilling An ^n.1yIi_t SFAthesi-Status ‘h·f‰II V-f‘lon R—Is*讯iCm* Torlevd gnti姆耳一- ,_lh Tatd leEic.1_tn- Totld.pins Tot*/vlrtud plns Tst●l-柚Bry bxt- Tot.1nLI S"c-t,fn-Tnhc拍21+10 S3 20∞ 5 0 Buxld 171 1I/03/Z'0晤甜2 SJ"Fdl VIFilm H矗Ps碰 rUPs砭 印clm i鲁 l O 0 O 剀5.17 QPSK解调VHDL分析综合报告 Fig.5.1 7 The detailed analysis and report ofemulating program for QPSK demodulating VHDL 图5.16是VHDL解调QPSK的程序仿真图。q是8位的计数器,xx是加法器, yy是2位并行基带信号寄存器,寄存xx数掘,yyy是2位的并行信号,而y是yyy 通过并/串转换得到解调后得基带信号。图5.17则是QPSK解调的VHDL分析综合 报告,图5.18则是解调QPSK的时钟延迟说明。 第5章FPGA中的信号凋制解凋 ;-诎陋o”d}::?d卜*[To隐To矗 l 吖^ )lone ,1 68T ni t,teJrt x,【I】a clk 2 —N/…k一!o磐 3 Ⅳ^ Hom 4 Ⅳ^ gone 5 N,^.None 6 Ⅳ^ Hon£ 7 Ⅳ^ None 8 N/^llone 9 N/^ }Tone 10 Ⅳ^l;one 1l Ⅳ^ None i2 Ⅳ^ }Tone 01J盯26婪6一n, ●!s旺tu奠t…xxxxE[O2]~,]c,lk婪一 10 615 n‘start yy£叩’clk 0 515 ns start打[1】!elk !o 5垆n‘start yy[2】6 elk 0 241 TtS x xx[1】‘elk {0 241 n‘x “【2】’elk ;-0 113 n=‘start广鲁e田clk -~0 54—3 ns stcrt q[。】1 elk -0 784 ns start q[2】:clk 一0 TB8 ns start q[1】{clk 幽5.18解凋QPSK的时钟说明 Fig.5.ISThe repoftoftime settingfordemoduiafingQPsK 5.5 SOPC bui Ider设计 FPOA仿真完成后,可以将其整个移植到SOPC上。SOPC是指用可编程逻辑 技术把整个系统放到一块硅片上,它是一种特殊的嵌入式系统。一方面,它是片 上系统(50C),即由单个芯片完成整个系统的主要逻辑功能:另一方面,它是 可编程系统,具有灵活的设计方式,可裁减、扩充、升级,并具备软硬件在系统 可编程功能。随着EDA技术的发展和大规模可编程器件性能的不断提高,SOPC 技术已被广泛应用到许多领域‘51。SOPC结合了SOC、PLD、FPGA各自的特点, 一般具备以下基本特征: ①至少包含一个嵌入式处理器内核: ②丰富的IP Core资源可供选择; ③足够的片上可编程逻辑资源; ④处理器调试接口和FPGA编程接口。 SOPC Builder是A]tcra公司推出的一种可加快在PLD内实现嵌入式处理其相 基T FPGA的短波数字信号凋制解凋的廊_LIJ 关设计的工具。其功能与PC应用程序内的“引导模板”类似。设计者可确定所需 要的处理器模块和参数,并掘此创建一个处理器的完整存储器映射。SOPC Builder 可以快速的丌发定制新方案,重建已经存在的方案,并为其添加新的功能,提高 系统的性能。 整个系统配霄分为两部分;配置(框图左边部分)和生成(框图右边部分)。 配置时,先选取部件配胃,选择相应的处理器、IP及外设。并产生相应的部件向 导,收集所需要的用户数掘。然后把收集的参数值存放到System PTF中。系统配 胃就是把部件配霄连接,并把相关的数掘写入到System PTF中。把这两部分配置 完成后,进行生成阶段,生成设计的输出文件。图5.19就是QPSK调制解调的SOPC Builder系统框图。 |鳌I 5.19 SOPC Builder建立的QPSK调制解凋系统配置 Fig.5.19The configuringofsystemformodulating and demodulatingQPSK based ONSOPC BuiIder 第5章FPGA中的信号调制解凋 5.6本章小结 本章主要是介绍在FPGA中的短波数字信号的实践,介绍了Quartus软件的使 用方法,并给出了Quartus软件使用的流程设计。最后进行了仿真试验,给出了使 用FPGA进行短波通信调制解调的时序图和时『日J使用况明。最后设计生成SOPC。 基丁FPGA的短波数字信号凋制解凋的虑川 第6童结束语 6.1论文总结 基于FPGA的数字QPSK调制方式比单纯采用DSP在大容量、高速率下有较 大的优势,其功耗低、抗干扰能力强,符合未来通信技术发展的方向。 本论文以参与某研究所的项目(利用DSP进行远距离短波通信)为背景,采 用FPGA作为处理器进行短波通信。本文在该项目的基础上对数字调制方式进行 了比较分析,最后在FPGA上实现调制与解凋。并利用VHDL语言设计出了实现 的程序,利用EDA软件对程序进行了仿真调试,并且给出了核心设计器件模块 FPGA的仿真波形,实现了在FPGA上的QPSK调制与解调。基于QPSK系统的 仿真和设计的基础上,依掘系统要求完成对各种器件的模式的选择,涉及处了满 足系统要求的硬件电路。对硬件电路进行了调试,并完成了对调制通道的调试。 满足了大容量,高速度的数字信号传输要求。 在研制过程中,由于时|'日J和水平有限,课题的理论调研和方案设计工作做得 还不够充分,解调通道还要进一步的调试。以后可以在以下方面做进一步的改进: (1)完成电路的调试,使通信电路可以实现多种数掘速率,多种传输调试方 式,使系统更加完善,更具有实用性。 (2)可以充分的利用FPGA的优势,发展成在同一个系统内部实现多种调制 解调方式,动态的加载多种工作模式,这是现代通信的发展方向。 (3)使用的FPGA实验板,不是专用的调制解调器。以后的研究方向就是利 用FPGA发展成集成的调制解调器。 (4)论文的FPGA调试只是在一台电脑上进行调制解调,结果可行。没有进 行远距离通信测试。下一步就是把它应用到实践中束检验。 6,2前景展望 目前各种通信系统和测试仪器的全数字化和硬件电路软件化是一种趋势,用 FPGA技术实现的调制解调单元和其他相关功能单元可方便设置各种有关参数,使 第6章结束诰 用范围更广泛。而随着更高性能的FPGA芯片的不断推出和普及以及软件算法效 率的提高,采用FPGA技术显示可变数掘速率传输和多种方式的调试解调己成为 可能。目静国外先进的FPGA技术也丌始内嵌DSP处理器,满足高速率、实时信 号处理需要,从而能在更广泛的范围内使用。因此论文的研究具有一定的前瞻性。 茎!!墼垒盟笙垫垫兰堕兰塑鱼!塑塑塑翌生 参考文献 [1]f!lj中豫.现代短波通信.北京:国防I业出版丰十,2003. [23陈国通.数字通信,哈尔滨:硷尔滨i业人学出版转,2002. [3]科侪松.数字通信系统的System View仿真与分析.北京:北京航空航犬人学山版}t,2001. 【4]千兴亮.数字通信原理与技术.曲宜:曲安电子科技人学出版丰十,2000. [5]李颖.现代通信技术.北京:人比邮电出版秆,2002. [6]笑清二.数字调制解调基础,北京:科技出版手t,2002. [73张贤达.现代信号处理.北京:消华人学山版亭十,1995. 【8]樊吕信.通信原理(第4版).国防l业I出版补,1995. C9]黄智伟.FPGA系统殴计与实践.电子I’业出版辛十,2005. [10]Rohert B.Morelos-Zaragoza,Shu Lin.QPSK Block-Modulation Codes for Unequal Error protection.IEEE Transaction on Information Theory.Vol 41.No.2 1995:576—581. [u3M.Andronico,S.Uasale,A.La Corte.A New AIgorithm for Fast Synchr—onization in a Burst Mode PSK Demodulator.IEEE 1995:1641—1646. [12]Ji Li,R.G.Bosisio,Ke Wu.A New Direct Digital Receiver Performing Coherent PSK Reception.IEEE MTT—S Digest.1995:1007—1010. [13Iv.Acha,R.A.Carrasco.A New Digital lmplamentation of Quadrature—Quadratm’e Phase Sh i ft Keying.IEEE 1995:29—34 [14]Jerzy Lopatka.An Influence of Intentional Jamming Signals an DS[’Based Bemodulatjons.IEEE t998:655-658 【153Byeong-Gwon Kang.Design and Implementations of a Software Defined Radio Scheme Based Modem for High—Speed灿ltimedia Data Service.Proc—endings of 1EEE TENCON’02.2002:889—892 [16]Jeng—Kuang Hwang,Cha—Hsing Chu.FPGA Implementation of an All-Digital T/2一Spaced QPSK Receiver with Farrow Interpolation Timing Sy—nchronizer and Recursive Costas Loop.2004 IEEE Asia-Pacific Confere—nee on Advanced System Integrated Circuits(AP—ASIC2004).2004 Aug.4-5:248—251 [17]Eun—A Choi,ji—Won Jung,Nae-Soo Kim.FPGA Realization of Adaptive Co—di ng Rate Trellis—Coded 8PSK System.The 14…IEEE 2003 International Symposium on Personal, Indoor and Mobile Radio Communication Proceedings.2003:702—706 .57· 叁量苎坚 [18]A.J.Viterbi,A.M.Viterbi.Nonlinear estimation of PSK—modulated carrier phase with application to burst digital transmission.IEEE Transaction on Information Theory.1983。29(4):543—551. [19]Bucket K,Moeneclaey H.The effect of Interpolation on The BER Performance of Narrowband BPSK and QPSK on Rician—Fading Channels.IEEE Transaction on Information. Comm.1994。42(11):2929—2933. [20]H.Peng,L.D.Ge。z.X.Le.Non—decision—aided carrier frequency offset estimator for digital radio.In Proceedings of 2000 International Conference Oil Commonication Technology.2000:192—195 [21]M.Morelli,U.Mengali.Feed forward Frequency Estimation for PSK:a tutorial review.European Transactions off Telecommunications.1998,9(2):102—116 [zz]罗1]兵.SystemView动态系统分析及通信:系统仿真漫计,阳交:啦交也子科技/、学出版 扦,1998. [23]侯伯亨.VHDL硬纠描述诰言与数字逻辑电路设计.曲安:曲宜LH子科技人中出版辛{,1998 [24]萸止.BPSK、QPSK及其解嘲.电光系统,2003(1):43—47. [25]李维英.FPGA在多进制lL交扩频通信系统中的惠Hi.L毡子技术府I{j.2000(4):56—57. [2翻张国华,高速QPSK数字解润器的Simul{nk建模仿真.空闫屯子技术.2003(3):25-29. [27]廖K清.基y-TMS320C54x实现石/4-DQPSK调制,电视技术,2002(1):卜4 [28]劳有兰,基T FPGA时分复川数字基带通信系统的设计,J’曲I学院学报.2003(2):34~37. [29]需利K.全数字BPSK调制解调系统的仿寅.浙江:浙江l业人学学报.2003(1):42—47. [30]I!!Jj晓曦,高码速率QPSK解调器的实现方法.空间电子技术.2001(3):8-11 [31]赵海潮.堇r FPGA的QPSK解调器的设计与实现.微计搏机信息.2004(7):76—77. [32]柯炜.基丁.FPGA的近续相僦万/4 DQPSK调制器年¨解调器.南京师范人学学 报.2004(3):41-44, [33】Altera Data Sheet.Cyclone Device HandbooL Volumel,Volume2. [34]Yair Linn。Nit Peleg.A Family of Self-Normalizing Carrier Lock Detectors and E/No Estimators for M.PSK and Other Phase Modulafion Schemes.IEEE Transactions on Wireless Communications.Vol3.Ni.5 2004:1659,1668. [35] L—N.Lee,A.Shenoy,M.K.Eng.Digital signal processor based programmable BPSK/QPSK/offset QPSK modems.Comsat Technical Review.1989. [36]H.Meyr,G.Ascheid.Synchronization in Digital Communication.NY:John Wi|ry&Sons.1990 .58. 墓T FPGA的短波数字信号调制解凋的麻用 [37]删永生.数字信号处理的FPGA实现.北京:清华人学山版丰十,2003. [38]任爱锋笛.基丁FP(;A的嵌入式系统设计.曲安:曲安电子科技人学山版补,2004. [39]彭E.基丁FPGA的全数字低中频OPSK调制解凋器实现.电子设计应H』.2003(9):21—23 [40]UP3 Education I(it Reference Manual,Cyclone Edition Version 01.00 -59. 附录 附录FPGA电路板原图 基丁J FPGA的短波数字信号调制解调的麻Hj 攻读学位期间公开发表论文 1、尹吉伦、张烨,基于DSP的网络接口电路设计.现代电子技术.第232 期.pp73—75,2005年9月。 2、张烨,尹吉伦等,声卡采样率的误差测试及其分析。《冶会自动化》增刊.2007 年3月、增刊2(已录用) 致谢 致谢 至此,我的毕业设计即将完成,我的研究尘生活也要结束了。 在我攻读硕士学位期l'日J,首先感谢我的导师夏志忠教授,夏老师在学习上的 悉心指导和生活上的热心关怀,使我的硕士研究工作能够顺利进行。在他的谆谆 教诲下,我/d’得以顺利地完成整个研究生期『日J的学习和生活!在将近三年的学习、 生活历程中,夏老师严谨的治学念度、蓬勃的工作热情、渊博的专业知识以及令 人折服的学者风范和为人之道,都是我应该学习的楷模。这些在我今后的人生道 路上将给我莫大的帮助。在此特向他致以最诚挚的谢意。 感谢我的师兄、师姐、我的同学和我的师弟师妹们,在这几年的学习生活中, 我们结下了深厚的友谊,在论文撰写期间,他们给了我很大的支持和帮助,在他 们创造的自由和谐的学术氛围中我度过了愉快的时光。我永远不会忘记在我遇到 困难和挫折时你们对我的支持和鼓励,并祝你们同后生活幸福美满,事业蒸蒸只 上。 在我读研究生期问,许多老师和同学在生活、学习等方面给予我许多关心和 帮助,在此~并表示感谢。 最后,深深地感谢我的家人和朋友对我的支持和帮助,在求知的道路上,我 的每一步足迹都凝聚着你们的鼓励和与关爱,感谢你们为我所做出的一切。 研究生履历 研究生履历 姓 名 性别 获学士学位专业及门类 获学士学位单位 获硕士学位专业及门类 获硕士学位单位 通信地址 邮政编码 电子邮箱 尹吉伦 男 1981年8月24闩 通信工程:【学 大连海事大学 通信与信息系统工学 大连海事大学 辽宁省大连市凌海路1弓 116026 allont@newmail.dlmu.edu.cn 基于FPGA的短波数字信号调制解调的应用 作者: 学位授予单位: 尹吉伦 大连海事大学 参考文献(40条) 1.胡中豫 现代短波通信 2003 2.陈国通 数字通信 2002 3.程岱松 数字通信系统的System View仿真与分析 2001 4.王兴亮.达新宇.林家薇 数字通信原理与技术 2000 5.李颖 现代通信技术 2002 6.关清三 数字调制解调基础 2002 7.张贤达 现代信号处理 1995 8.樊吕信.詹道庸 通信原理 1995 9.黄智伟 FPGA系统设计与实践 2005 10.Robert H.Morelos-Zaragoza.Shu Lin QPSK Block-Modulation Codes for Unequal Error Protection 1995(02) 11.M Andronico.S Casale.A La Corte A New Algorithm for Fast Synchr-onization in a Burst Mode PSK Demodulator 1995 12.Ji Li.R G Bosisio.Ke Wu A New Direct Digital Receiver Performing Coherent PSK Reception 1995 13.V Acha.R A Carrasco A New Digital Implementation of Quadrature-Quadrature Phase Shift Keying 1995 14.Jerzy Lopatka An Influence of Intentional Jamming Signals on DSP Based Demodulations 1998 15.Byeong-Gwon Kang Design and Implementations of a Software Defined Radio Scheme Based Modem for High-Speed Multimedia Data Service[会议论文] 2002 16.Jeng-Kuang Hwang.Cha-Hsing Chu FPGA Implementation of an All-Digital T/2-Spaced QPSK Receiver with Farrow Interpolation Timing Sy-nchronizer and Recursive Costas Loop 2004 17.Eun-A Choi.Ji-Won Jung.Nae-Soo Kim FPGA Realization of Adaptive Co-ding Rate Trellis-Coded 8PSK System 2003 18.A J Viterbi.A M Viterbi Nonlinear estimation of PSK-modulated carrier phase with application to burst digital transmission 1983(04) 19.Bucket K.Moeneclaey M The effect of Interpolation on The BER Performance of Narrowband BPSK and QPSK on Rician-Fading ChannelS 1994(11) 20.H Peng.L D Ge.Z X Le Non-decision-aided carrier frequency offset estimator for digital radio 2000 21.M Morelli.U Mengali Feed forward Frequency Estimation for PSK:a tutorial review 1998(02) 22.罗卫兵 SystemView 动态系统分析及通信系统仿真设计 1998 23.侯伯亨 VHDL 硬件描述语言与数字逻辑电路设计 1998 24.黄止 BPSK、QPSK及其解调 2003(01) 25.李维英.陈育斌.李建东 FPGA在多进制正交扩频通信系统中的应用[期刊论文]-电子技术应用 2000(4) 26.张国华.杨旭.田龙.周钦 高速QPSK数字解调器的Simulink建模仿真[期刊论文]-空间电子技术 2003(2) 27.廖长清 基于 TMS320C54x 实现 π/4-DQPSK 调制 2002(01) 28.劳有兰.陈锦 基于FPGA时分复用数字基带通信系统的设计[期刊论文]-广西工学院学报 2003(2) 29.孟利民.朱健军.赵新建.周利民 全数字BPSK调制解调系统的仿真[期刊论文]-浙江工业大学学报 2003(1) 30.胡晓曦 高码速率QPSK解调器的实现方法[期刊论文]-空间电子技术 2001(3) 31.赵海潮.周荣花.沈业兵 基于FPGA的QPSK解调器的设计与实现[期刊论文]-微计算机信息 2004(7) 32.柯炜 基于 FPGA 的连续相何 π/4 DQPSK 调制器和解调器 2004(03) 33.Altera Data Sheet 34.Yair Linn.Nir Peleg A Family of Self-Normalizing Carrier Lock Detectors and E/NO Estimators for M- PSK and Other Phase Modulation Schemes 2004(05) 35.L-N Lee.A Shenoy.M K Eng Digital signal processor based programmable BPSK/QPSK/offset QPSK modems 1989 36.H Meyr.G Ascheid Synchronization in Digital Communication 1990 37.胡永生 数字信号处理的FPGA实现 2003 38.任爱锋.常存 基于FPGA的嵌入式系统设计 2004 39.彭飞.赵继勇 基于FPGA的全数字低中频QPSK调制解调器实现[期刊论文]-电子设计应用 2003(9) 40.UP3 Education Kit Reference Manual,Cyclone Edition Version 01.00 相似文献(10条) 1.学位论文 司端国 短波通信数据传输编码的研究 2004 短波通信是利用波长为100cm--10m的电磁波进行的无线电通信,它利用地波或低电离层进行几十公里到几百公里的中、近距离通信,或利用电离层反射进 行数千乃至上万公里的远距离通信.由于电离层是一种典型的时变传输媒介,存在瑞利衰落、多径效应、多普勒频移等复杂时变因素,会使收端码元在时间上 展宽,包络发生畸变,因而数据传输产生码间干扰和误码现象.本论文就上述大背景下,采用组合调制解调的方法来减小误码率,从而提高抗干扰性能.本论文从 以下三个方面进行了论述:第一部分:主要从项目需求背景出发,指出了研制本系统的实际意义,根据系统的设计要求,提出了需要解决的技术关键,简要介绍了 本文的主要研究内容,最后对目前最新的短波通信技术以及调制解调技术的特点和发展趋势进行研究,为下一步系统方案论证及系统设计做好准备.第二部分 :介绍短波通信系统总体设计.对无线电通信的三种结构形式进行理论分析,指出相应形式的应用环境.最后对无线电的理论进行研究,主要讨论了带通采样、 整数倍内插、整数倍抽取三种数据处理方法.第三部分:详细论述各种调制解调方式的工作原理和相应调制器和解调器的实现方框图,最后重点论述了MSK和 QPSK调制解调的原理、框图及编码方式,并通过单片机、DSP等数字信号处理芯片完成了MSK和QPSK型调制解调器的研制和开发.本文为进一步进行组合调制解 调技术的硬件实现提供了有益的帮助. 2.会议论文 毋立芳.孙光民.江骏 短波通信中基带数据调制解调的DSP实现 1998 本文在短波通信系统中,基于高速DSP处理器,用软件实现了多频相位组合编码基带数据调制解调,建立了可以实时进行图象和数据通信的实验系统。 本文还给出了调制解调的基本原理及所采取的同步措篱,最后在TMS320030 得到相应的实验结果及最佳参数。 3.学位论文 杨俊 基于短波通信的遥测遥控技术研究 1998 该文介绍作者在短波测控系统中所做的研究工作.文章首先介绍了遥测遥控技术和短波通信的一些基础知识,并论证了利用短波通信进行遥测遥控和自动 化指挥的可行性.接着介绍了该短波测控系统的总体结构,系统主要功能及工作原理.调制解调器(MODEM)是短波测控系统中数据可靠传输的关键,它不仅关系 到系统的成败,而且其传输的速率直接关系到系统的可行性和实用程度.文中主要介绍了短波测控系统的软、硬件总体结构及其工作原理、测控系统中数字信 号处理技术和系统软件设计技术.在调制解调技术中,针对短波道的衰落,多径时延等特性,结合通信和自适应均衡两方面的先进技术,研究人员设计了稳定可 靠的同步系统(包括起妈同步和连续同步)和实时自适应均衡技术.在MODEM中设计并实现了MTV-3调制体制,对对抗短波信道上严重的时变色散有明显优势,并 成功实现了4800bps的数据传输.文章最后总结了短波测控系统的主要技术特点及展望.该课题中各功能模块的标准化设计为用户提供了良好的集成开发环境. 4.期刊论文 董彬虹.李少谦.DONG Bin-hong.LI Shao-qian 短波通信的现状及发展趋势 -信息与电子工程2007,5(1) 短波通信由于其天波传播特性,在通信领域具有其它通信手段无法替代的地位.本文选择了两种先进的短波电台对短波通信的现状进行了介绍,分析了未 来短波通信的需求以及短波通信技术的发展趋势. 5.期刊论文 张曲.李晓峰.张颢.Zhang Qu.Li Xiaofeng.Zhang Hao 短波ALE系统8FSK调制解调技术及其DSP实现 -通 信技术2000,""(3) 在短波ALE系统中,8FSK调制解调是美军标MIL-STD-188-141A的一个关键技术.文中研究了8FSK信号调制解调的设计,以及其DSP实现中的几个关键技术. 6.学位论文 韩志学 连续相位调制短波瞬间通信系统关键技术研究 2007 短波通信由于设备简单、成本低廉、抗摧毁性好、可维修性强及超视距传输等一系列优点一直是军事通信重要手段之一。但是随着现代高科技战争的发 展,传统的短波通信很难摆脱现代电子对抗技术的威胁,因此发展抗干扰、抗窃听、抗截获等目标的短波通信系统就变得尤为重要。本论文是以中国工程院 陆建勋院士提出的新型短波抗干扰通信系统——短波自适应瞬间通信系统(ABCS)为基本指导思想,探讨多进制连续相位调制技术在短波瞬间通信系统中的应 用及相关关键技术研究。 论文首先介绍了现代短波通信中的新技术与新体制,然后重点介绍了陆建勋院士提出的ABCS通信系统,分析了ABCS的理论基础、主要特点及相对于传统 短波通信体制的优势。 对短波信道多径、衰落、多普勒频移及扩展等现象进行了分析,并且基于Watterson离散信道模型,设计了一种全软件的短波信道模拟器,为短波通信 系统性能测试提供了条件。 连续相位调制(CPM)是一种具有恒定包络的先进调制技术,具有高效的频带利用率与功率利用率。与TCM一样,CPM在发射信号中引入了记忆,从而使 CPM可以像卷积码一样用有限状态机来描述。传统短波通信通常采用PSK、QAM等调制方式,由于短波通信的带宽限制,需要基带脉冲成形技术,这就造成了 调制信号包络的较大起伏,降低了发射机的功率效率。把CPM技术应用到短波通信系统,由于CPM信号本身的恒包络,可以利用高效率的非线性放大器。探讨 了卷积码与CPM、RS码与CPM结合的系统性能。然后,利用CPM的记忆特性及其分解模型的递归特性,结合外部的卷积码及交织器,建立了具有优异功率效率 与带宽效率的串行级联CPM系统(SCCPM)。把SCCPM应用到短波瞬间通信系统可以克服传统短波通信调制解调器的缺点,提高系统性能,具有重要意义。 短波瞬间通信系统由其抗干扰性的要求一般帧长较短。当SCCPM系统帧长较短时,存在由于交织深度不够所造成的正反馈现象,使系统功率性能受到较 大损失。针对这种缺点,论文提出了一种改进的SCCPM系统迭代检测接收机,通过对解码器与解调器之间传递的外信息进行加权控制来有效减少正反馈现象 ,提高了系统的收敛性和BER性能。 动态迭代是一种减少系统平均迭代次数的有效途径。以往的动态迭代方法通常在降低平均迭代次数的同时,使系统性能受到一定损失。论文提出了一种 基于硬判决改变数量的动态迭代方法,有效的减少了迭代次数,同时,该方法通过对残余正反馈的检测,使迭代停留在错误数较小的位置上,进一步抑制了 正反馈的发生,提高了系统性能。 短波信道是频率选择性衰落信道,严重的码间干扰是限制短波通信速率的主要障碍之一。论文提出了一种改进的基于干扰抵消的SCCPM系统迭代均衡方 法。该方法改变了传统干扰抵消均衡中第一次迭代盲信息概率分布传递的方式,而是通过接收信号对发射信号的先验概率进行估计,显著提高了系统性能。 使系统在好信道和中等衰落信道下,均衡性能有较大幅度的提高,而在传统干扰抵消方法不收敛的较严重衰落信道下,本文提出的方法仍然能够有效收敛。 在低复杂度的前提下,本文所提出的均衡方法解决了SCCPM系统在短波信道下应用的多径干扰问题。 短波通信具有严格的带宽限制,高效的带宽性能是高速通信的重要保障。论文探讨了CPM基带脉冲、调制指数、调制进制数等参数对系统功率、带宽性 能的影响,分析了不同配置的SCCPM系统采用本文所提出的改进接收机后的功率带宽效率。与传统短波通信调制解调方式比较结果表明,SCCPM系统具有显著 的性能增益。 7.学位论文 李军 数字信号处理在短波通信中的应用 2000 该论文涉及的主要研究方向为低成本、低功耗、具有较高性能和可靠性的,采用DSP技术的接收机和电台.该文在介绍了研究背景之后,根据短波信道模型 ,提出了实现信道校准的方法.限于DSP资源太少和运算量太大,研究人员进行了取样率转换.接着介绍了短波通信中常用的几种信号形式,给出了调制和解调的 方法.对于短波通信中常见的一些问题,研究人员也作了处理.再后研究人员介绍了系统的软硬件实现.软件无线电已成为当今的一个时髦话题.最后一章里简 要介绍了软件无线电的概念和结构,较详细地给出了一种多模式、多频带的软件无线电台实现方案.该文最后简单论述了3G中采用软件无线电技术的优点. 8.会议论文 吴家明.李昌立.莫福源 2400bps串行HF MoDEM系统方案及信道实验结果 1989 该文介绍了一种采用信道自适应均衡方法实现的2400bps串行HF MODEM的系统 方案,并且给出了该系统在短波信道上传输串行信号的实验结果。发送 机主 要包括格雷编码、差分移相键控、正交调幅等功能模块;接收机主要包括正 交幅度解调、差分鉴相、自适应判决反 馈均衡、格雷解码等功能模块 。文中比较了梯度算法、原始Kalman算法、平 方根Kalman算法的实际均衡效果。实验结果表明:Kalman算法可以快速跟踪 短波信道的衰变:采用 Kalman算法和判决反馈均衡器实现的串行HF MODEM是 可以靠地进行高速数据传输的。(本刊 录) 9.学位论文 古莉 短波通信中的同步技术研究 2002 在现有的载波恢复中,占主导地位的仍是70年代提出的利用锁相环进行载波的相和频率的捕获和跟踪.锁相环的捕获带宽有限,捕获时间不短的缺点限制 了它的使用范围.为了克服上述弊端,该论文在总结了现阶段主要的载波同步的方法基础上,结合中国现代军事通信设备的实际需要,基于收发双方已知信息的 前提下,提出了一种利用同步报道首先对频偏和相偏进行预估计,然后在锁相环的前端引入了一种开环的载波频偏和相偏估计的方法,来实现对频率和相位的 快速捕获. 10.期刊论文 周学科.张太镒.王小军 基于软件无线电的短波中频数字化 -重庆邮电学院学报(自然科学版) 2004,16(4) 详细介绍了一种短波电台中频数字化平台的硬件设计.该平台基于软件无线电思想,充分利用了电台的射频前端,在二中频处进行低通采样,通过精心设计 的数字信道和专用芯片进行数字变频,在基带采用通用DSP对信号进行调制解调.经测试,该平台不仅提高了电台的收发性能,而且使电台部分具有了软件无线 电功能,通过在DSP中加载不同的软件模块可满足现代短波通信对语音、数据等多种通信业务的需要,具有良好的兼容性和可扩展性. 本文链接:http://d.g.wanfangdata.com.cn/Thesis_Y1037582.aspx 授权使用:北京理工大学(北京理工大学),授权号:8f4bb560-4a74-4325-9a3e-9e1f0086117d 下载时间:2010年10月30日
更多简介内容

评论

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })