超过460,000+ 应用技术资源下载
pdf

数字电路寄存器级电路整理介绍.pdf

  • 1星
  • 日期: 2019-05-07
  • 大小: 465.21KB
  • 所需积分:0分
  • 下载次数:12
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: 华为

数字电路寄存器级电路整理介绍

文档内容节选

数字电路寄存器级电路整理介绍 数字电路寄存器级电路整理介绍 一数字电路整理的两个阶段 电路整理是指从平面化电路到层次化电路的过程 对于数字电路的整理通常可以分为两个阶段: 第一阶段是从门级电路到寄存器级电路,此环节是把所有的寄存器计数器时钟树 测试链存储模块译码器等基本模块整理清楚,同时还会把主要数据流向分析清楚寄存器 级整理芯片电路整理分析的必要环节,主要利用电路结构分析知识,与芯片应用领域知识基 本无关,因此,其技术难度并不高,但是寄存器级电路整理的工作量通常很大,并且工作量 随着芯片规模的增大而加速增加,当规模达到百万门级以上时,电路整理已变得几乎不太可 能 必要性 较小 高 基本电路知识 芯片领域知识 随规模增大加速 与电路相关 整理依据 工作量 工作量与规模关系 技术难度 技能要求 电路结构 大 第二阶段是从整理后的寄存器级电路到用户所需要的层次化电路第二阶段的工作量一 般不会很大,但技术难度较高由于电路整理的具体应用不同,第二阶段的整理结果也呈现 不同的形......

更多简介内容

评论


个人中心

意见反馈

求资源

回顶部

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人电子

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })