首页资源分类电子电路模拟及混合电路 > 数字电子技术

数字电子技术

已有 458949个资源

下载专区


TI最新应用解决方案

工业电子 汽车电子 个人消费电子

文档信息举报收藏

标    签: 数电

分    享:

文档简介

数字电子技术,课后答案,有详细的讲解与介绍

文档预览

欢迎光临阳光大学生网,提供最全面的大学生课后习题答案和复习试题免费下载,http://www.sundxs.com/ 阳光大学生网 我们希望呵护您的眼睛,关注您的成长,给您一片绿色的环境,欢迎加入我们, 一起分享大学里的学习和生活感悟,免费提供:大学生课后答案,大学考试题及 答案,大学生励志书籍。 第一章 数制与编码 1.1 自测练习 1.1.1 .模拟量 数字量 1.1.2.(b) 1.1.3.(c) 1.1.4.(a)是数字量,(b)(c)(d)是模拟量 1.2 自测练习 m 1.2.1. 2 1.2.2. 比特 bit 1.2.3. 10 o 1.2.4. 二进制 1.2.5. .c 1.2.6. 1.2.7. 十进制 (a) (b) 课 后 答 案 网 1.2.8. 1.2.9. w 1.2.10. (c) (b) (b) 1.2.11. (b) 1.2.12. a 1.2.13. 1.2.14. (a) (c) (c) d 1.2.15. (c) 1.2.16. 1001001 1.2.17. 11 h 1.2.18. 110010 1.2.19. .k 1.2.20. 1.2.21. 1101 8 进制 (a) 1.2.22. 1.2.23. w 1.2.24. 0,1,2,3,4,5,6,7 十六进制 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F 1.2.25. (b) 1.3 自测练习 w1.3.1. 122 1.3.2. 675.52 w1.3.3. 011111110.01 1.3.4. 52 1.3.5. 1BD.A8 1.3.6. 1110101111.1110 1.3.7. 3855 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 1.3.8. 28.375 1.3.9. 100010.11 1.3.10. 135.625 1.3.11. 570.1 1.3.12. 120.5 1.3.13. 2659.A 1.4 自测练习 1.4.1. BCD 1.4.2. (a) Binary coded decimal 二 —十进制码 m 1.4.3. 1.4.4. 1.4.5. (b) 8421BCD 码,4221BCD 码,5421BCD (a) o 1.4.6. 011001111001.1000 1.4.7. 11111110 .c 1.4.8. 10101000 课 后 答 案 网 1.4.9. 11110111 1.4.10. 61.05 1.4.11. 01011001.01110101 w 1.4.12. 余 3 码 1.4.13. XS3 1.4.14. XS3 a 1.4.15. 1000.1011 1.4.16. 100110000011 d 1.4.17. 52 1.4.18. 11011 1.4.19. 010111 h 1.4.20. (b) 1.4.21. .k 1.4.22. 1.4.23. ASCII (a) ASCII American Standard Code for Information Interchange 美国信息交换标准码 EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗 1.4.24. 1001011 w 1.4.25. ASCII 1.4.26. (b) 1.4.27. (b) 1.4.28. 11011101 w1.4.29. -15 1.4.30. 1.0110 w1.4.31. 1.0111 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 习题 1.1 (a)(d)是数字量,(b)(c)是模拟量,用数字表时(e)是数字量,用模拟表时(e) 是模拟量 1.2 (a)7, (b)31, (c)127, (d)511, (e)4095 1.3 (a) 2 ×102 + 4 ×10 + 8 , (b) 6 ×102 + 8 ×10 + 8 ,(c)1×103 + 2 ×102 + 5 ×10 + 0 (d) 2 ×103 + 4 ×102 + 9 ×10 + 5 1.4 (a)1× 22 + 1× 2 + 1, (b)1× 24 + 1× 23 + 1× 21 + 1, (c)1× 26 +1× 24 +1× 22 +1× 2+1(d) 1× 29 +1× 28 +1× 24 +1× 23 +1× 22 m 1.5 327.1510 = 3×102 + 2×102 + 7 ×100 + 1×10−1 + 5×10−2 , 1011.012 = 1× 23 +0 × 22 +1× 21 +1× 20 +0 × 2-1+1× 2-2 , o 437.48 = 4× 82 +3× 81+7 × 80 +4× 8-1 , .c 3A.1C16 = 3×161+A ×160 +1×16-1+C×16-2 课 后 答 案 网 1.6 (a)11110, (b)100110,(c)110010, (d)1011 1.7 (a)1001010110000, (b)1001011111 w 1.8 110102 = 2610, 1011.0112 = 11.37510, 57.6438 = 71.81835937510, 76.EB16 = 118. 0.9179687510 1.9 1101010010012 = 65118 = D4916,0.100112 = 0.468 = 0.9816,1011111.011012 = 137.328 = a 5F.6816 1.10 168 = 1410,1728 = 12210,61.538 = 49.671875, 126.748 = 86.937510 d 1.11 2A16 = 4210 = 1010102 = 528, B2F16 = 286310 = 1011001011112 = 54578, D3.E16 = 211.87510 = 11010011.11102 = 323.78, 1C3.F916 = 451.9726562510 = 111000011.111110012 = 703.7628 h 1.12 (a)E, (b)2E, (c)1B3, (d)349 1.13 (a)22, (b)110, (c)1053, (d)2063 .k 1.14 (a)4094, (b)1386, (c)49282 1.15 (a)23, (b)440, (c)2777 1.16 198610 = 111110000102 = 00011001100001108421BCD, 67.31110 = 1000011.010012 = 01100111.0011000100018421BCD, 1.183410 = 1.0010112 = 0001.00011000001101008421BCD , w0.904710 = 0.1110012 = 0000.10010000010001118 1.17 1310 = 000100118421BCD = 01000110XS3 = 1011Gray, 6.2510 = 0110.001001018421BCD = 1001.01011000 XS3 = 0101.01Gray, 0.12510 = 0000.0001001001018421BCD = 0.010001101000XS3 = 0.001 Gray w1.18 101102 = 11101 Gray, 0101102 = 011101 Gray 1.19 110110112 = 0010000110018421BCD, 45610 = 0100010101108421BCD, 1748 w =0010011101008421BCD, 2DA16 = 0111001100008421BCD, 100100112421BCD = 001100118421BCD, 11000011XS3 = 0001001100008421BCD 1.20 0.0000 原 = 0.0000 反 = 0.0000 补, 0.1001 原= 0.1001 反= 0.1001 补, 11001 原 = 10110 反= 10111 补 1.21 010100 原= 010100 补, 101011 原= 110101 补, 110010 原= 101110 补, 100001 原 = 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 111111 补 1.22 1310 = 00001101 补, 11010 = 01101110 补, -2510 = 11100111 补, -90 = 1 0100110 补 1.23 01110000 补 = 11210, 00011111 补 = 3110, 11011001 补 = -3910, 11001000 补 = -5610 1.24 1000011 1000001 1010101 1010100 1001001 1001111 1001110 0100001 0100000 1001000 1101001 1100111 1101000 0100000 1010110 1101111 1101100 1110100 1100001 1100111 1100101 1.25 0100010 1011000 0100000 0111101 0100000 0110010 0110101 0101111 1011001 0100010 www.khdaw.com 1.26 BENSMITH 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 第二章 逻辑门 2.1 自测练习 2.1.1. (b) 2.1.2. 16 2.1.3. 2.1.4. 2.1.5. 2.1.6. m 2.1.7. 2.1.8. 2.1.9. o 2.1.10. 32, 6 与 (d) 16 32, 6 或 非 1 .c 2.2 自测练习 课 后 答 案 网 2.2.1. 2.2.2. 2.2.3. F = A⋅B (b) 高 w 2.2.4. 32 2.2.5. 16,5 2.2.6. 1 a 2.2.7. 串联 2.2.8. d 2.2.9. 2.2.10. 2.2.11. (d) 不相同 高 相同 h 2.2.12. (a) 2.2.13. (c) .k 2.2.14. 奇 2.3 自测练习 2.3.1. OC, 上拉电阻 w 2.3.2. 0,1,Z 2.3.3. (b) 2.3.4. (c) 2.3.5. F = A ⋅ B , Z ww2.4 自测练习 2.4.1. TTL, CMOS 2.4.2. Transisitor Transistor Logic 2.4.3. Complementary Metal Oxide Semicoductor 2.4.4. 高级肖特基 TTL,低功耗和高级低功耗肖特基 TTL 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 2.4.5. 高,强,小 2.4.6. (c) 2.4.7. (b) 2.4.8. (c) 2.4.9. 多 2.4.10. 强 2.4.11. 2.4.12. 2.4.13. 2.4.14. m 2.4.15. (a) (a) (b) 高级肖特基 TTL (c) o 习题 课 后 答 案 网 .c 2.1 与,或, 与 2.2 与门, 或门, 与门 2.3 (a)F=A+B, F=AB (b)F=A+B+C, F=ABC (c)F=A+B+C+D, F=ABCD w 2.4 (a)0 (b)1 (c)0 (d)0 2.5 (a)0 (b)0 (c)1 (d)0 2.6 (a)1 (b)1 (c)1 (d)1 a 2.7 (a)4 (b)8 (c)16 (d)32 2.8 (a)3 (b)4 (c)5 (d)6 d 2.9 (a) A B C F h 0 0 0 0 0 0 1 1 0 1 0 1 .k 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 w1 1 1 1 (b) A B C D F w0 0 0 0 1 0 0 0 1 0 w0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 m 2.10 Y = AB + AC o 2.11 课 后 答 案 网 .c A B C Y 0 0 0 0 0 0 1 0 0 1 0 1 w 0 1 1 1 1 0 0 0 1 0 1 1 a 1 1 0 0 1 1 1 1 d 2.12 w.kh 2.13 (a) F = (x1 + x2 )x3 + x4 (b) F = (x1 + x2 )(x3 + x4 x6 ) + x5 (x6 + x3 x4 ) wwF1 = A(B+C), F2=A+BC 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com A B C F1 F2 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 m 2.14 课 后 答 案 网 aw.co 2.15 (a)0 (b)1 (c)1 (d)0 2.16 (a)1 (b)0 (c)0 (d)1 d 2.17 (a)0 (b) 0 2.18 w.kh 2.19 Y = AB⋅BC⋅DE⋅F w2.20 Y = AB ⋅CD ⋅ EF 2.21 5 w2.22 40 2.23 当 TTL 反相器的输出分别为 3V,输出是低电平,红灯亮。当 TTL 反相器的输出 分别为 0.2 V 时,输出是高电平,绿灯亮。 2.24 当 TTL 反相器输出高电平时三极管会导通, LED 灯会点亮;当 TTL 反相器输出 低电平时三极管不会导通, LED 灯不会点亮。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 3.1 自测练习答案 1. 逻辑函数 2. 逻辑表达式、真值表、逻辑电路图、卡诺图和波形图 3. 表 3-1 F = ABC 真值表 A B C F = ABC 0 0 0 1 m 0 0 1 1 0 1 0 1 o 0 1 1 1 1 0 0 1 1 0 1 1 .c 1 1 0 1 1 1 1 0 w 4. 课 后 答 案 网 da 5. (略) h 3.2 自测练习答案 1. 与、或、非 2. 代入规则 、 反演规则、 .k 3. a和 c 4. d 5. a 对偶规则 6. AB + C D 、 AB + CD w 7. A(B + C D + E) 、 AB(C + D + E) w8. F = F* 3.3 自测练习答案 w1. A 2. AD 3. D + AC 4. AC + B 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 5. AC + BC 6. A + B 7. AB + C 8. AB + AC 9. AB + AC 3.4 自测练习答案 m 1. 标准与或表达式、 标准或与表达式 2. 2n −1 o 3. 2n 4. 最大项 5. 4,5,6,7,12,13,14,15 .c 6. ΠM(1,3,4,5) 7. ΠM (0,1,2) 课 后 答 案 网 w 8. Σm(0,1,4,5,7) .khda 9. ABC F 000 0 001 0 010 0 011 1 100 1 101 1 110 0 111 1 w 10. ABCD + ABCD 11. ( A + B + C + D)( A + B + C + D ) w12. C w3.5 自测练习答案 1. 一 2. 2n 3. 格雷码 4. ABC 、 A + B + C 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 5. m6 6. M1 7. m 8. .co 9. daw 10.Σd(5,6,7) 第三章练习答案 .kh 3.1、F = ABC + ABC + ABC 3.2、(a)1,0,0 (b)1,1,1 (c)0,1,0 3.3.略 w 3.4.(a) F = (A + B)(B + C)(A + CD) (b) F = A + B[(C + D)(E + F ) + G )] w3.5(a) F * = (A + C )(B + C) w (b) F * = [AB + C(D + E)]D 3.6 提示: 列出真值表可知: (1)不正确, (2)不正确, (3 正确, (4) 正确 3.7(a) F = AB (b) ABC + ABD (c) F = A + BC + BC 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (d) F = 0 (e) F = B + C (f) AB + BD + BC (g) F = BC (h) F = AB + AC (i) F = AB + AC (j) F = ABC + ABC 3.8 F (A, B,C) = Σm(1,3,7) = ∏ M (0,2,4,5,6) 3.9 (a) F (A, B,C) = Σm(1,4,5,6,7) m (b) F(A, B,C, D) = Σm(3,4,5,6,7,9,12,14) 课 后 答 案 网 o 3.10 函数 Y 和函数 Z 互补, 即:Y = Z , Z = Y 3.11 .c CD AB 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 0 110 w 10 0 110 3.12 a F = AB + BC + BD + ACD + ACD = AB • BC • BD • ACD • ACD d 3.13 F = AB + CD h 3.14 F1 = ABCD F2 = AD + CD + ABD F3 = AD + ABD + ABC .k 3.15 F = AB + AC + BCD + ACD www 3.16 3.17 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 www.khdaw.com 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 习题 4.1 写出图所示电路的逻辑表达式,并说明电路实现哪种逻辑门的功能。 习题 4.1 图 m 解: F = AB + AB = AB + AB = A ⊕ B 该电路实现异或门的功能 o 4.2 分析图所示电路,写出输出函数 F。 .c A =1 =1 =1 F 课 后 答 案 网 B 习题 4.2 图 w 解: F = [ (A ⊕ B) ⊕ B ]⊕ B = A ⊕ B 4.3 已知图示电路及输入 A、B 的波形,试画出相应的输出波形 F,不计门的延迟. a & d A & B & A & &F B F h习题 4.3 图 .k 解: F = A • AB • B • AB = A • AB • B • AB = AB • AB = A ⊕ B 4.4 由与非门构成的某表决电路如图所示。其中 A、B、C、D 表示 4 个人,L=1 时表示决议 通过。 (1) 试分析电路,说明决议通过的情况有几种。 w (2) 分析 A、B、C、D 四个人中,谁的权利最大。 D & wC & B & wA & L 习题 4.4 图 解:(1) L = CD • BC • ABD = CD + BC + ABD 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (2) ABCD L ABCD L 0000 0 1000 0 0001 0 1001 0 0010 0 1010 0 0011 1 1011 1 0100 0 1100 0 0101 0 1101 1 0110 1 1110 1 0111 1 1111 1 m (3)根据真值表可知,四个人当中 C 的权利最大。 4.5 分析图所示逻辑电路,已知 S1﹑S0 为功能控制输入,A﹑B 为输入信号,L 为输出,求 o 电路所具有的功能。 A =1 & .c B =1 =1 L 课 后 答 案 网 w S1 S0 习题 4.5 图 a 解:(1) L = A ⊕ S1 • B ⊕ S1 ⊕ S0 = ( A ⊕ S1 + B ⊕ S1 ) ⊕ S0 (2) dS1S0 L 00 A+B h01 A+ B .k10 AB 11 A+B (3)当 S1S0=00 和 S1S0=11 时,该电路实现两输入或门,当 S1S0=01 时,该电路实现两输入或 非门,当 S1S0=10 时,该电路实现两输入与非门。 w 4.6 试分析图所示电路的逻辑功能。 & wA & B wC & & & F 习题 4.6 图 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 解:(1) F = ( A + B + C) ABC (2) ABC F 000 0 001 1 课 后 答 案 网 010 1 011 1 100 1 101 1 110 1 m 111 0 电路逻辑功能为:“判输入 ABC 是否相同”电路。 o 4.7 已知某组合电路的输入 A、B、C 和输出 F 的波形如下图所示,试写出 F 的最简与或表 .c 达式。 A B w C F a 习题 4.7 图 解:(1)根据波形图得到真值表: d ABC F 000 1 h 001 0 010 0 .k 011 1 100 0 101 0 110 1 w 111 0 (2)由真值表得到逻辑表达式为 F = ABC + ABC + ABC w ∑ 4.8、设 F (A, B,C, D) = m(2,4,8,9,10,12,14) ,要求用最简单的方法,实现的电路最简单。 w1)用与非门实现。 2)用或非门实现。 3) 用与或非门实现。 解:1) (1)将逻辑函数化成最简与或式并转换成最简与非与非式。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com F CD AB 00 01 11 10 00 0 0 0 1 01 1 0 0 0 11 1 0 0 1 10 1 1 0 1 F = BC D + AD + BC D = BC D + AD + BC D = BC D • AD • BC D (2)根据最简与非与非式画出用与非门实现的最简逻辑电路。 m A D & o B & C & L .c C & B 课 后 答 案 网 w 2) (1) 将逻辑函数的反函数化成最简与或式。 a F = ABC + AD + BD + ABC + ACD d F CD AB 00 01 11 10 h 00 1 1 1 0 01 0 1 1 1 .k11 0 1 1 0 10 0 0 1 0 (2) 利用反演规则将逻辑函数化成最简或与式并转换成最简或非或非式。 w F = (A + B + C)(A + D)(B + D)(A + B + C)(A + C + D) = ( A + B + C)(A + D)(B + D)(A + B + C)(A + C + D) w= A + B + C + A + D + B + D + A + B + C + A + C + D (3)根据最简或非或非式画出用或非门实现的最简逻辑电路。(图略) w3) (1)由上步可知逻辑函数的反函数化成最简与或式。 F = ABC + AD + BD + ABC + ACD (2)则逻辑函数的最简与或非式为。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com F = ABC + AD + BD + ABC + ACD (3)根据最简与或非式画出用与或非门实现的最简逻辑电路。(图略) 4.9、设计一个由三个输入端、一个输出端组成的判奇电路,其逻辑功能为:当奇数个输入 信号为高电平时,输出为高电平,否则为低电平。要求画出真值表和电路图。 解:(1)根据题意,设输入逻辑变量为 A、B、C,输出逻辑变量为 F,列出真值表为: ABC F 0 00 0 0 01 1 m 0 1 0 1 0 11 0 1 00 1 o 1 0 1 0 1 10 0 .c 1 1 1 1 (2)由真值表得到逻辑函数表达式为: F = ABC + ABC + ABC + ABC = A ⊕ B ⊕ C w (3)画出逻辑电路图 课 后 答 案 网 a A =1 d B C =1 F h 4.10、试设计一个 8421BCD 码的检码电路。要求当输入量 ABCD≤4,或≥8 时,电路输出 L 为高电平,否则为低电平。用与非门设计该电路。 .k 解:(1)根据题意列出真值表为: D3D2D1D0 L D3D2D1D0 L 0000 1 1000 1 0001 1 1001 1 w 0010 1 1010 × 0011 1 1011 × 0100 1 1100 × 0101 0 1101 × w 0110 0 1110 × 0111 0 1111 × w(2)由真值表可得到输出逻辑函数表达式为: L(D3 D2 D1D0 ) = ∑ m(0,1,2,3,4,8,9) + ∑ m(10,11,12,13,14,15) (3)将输出逻辑函数表达式化简并转换为与非与非式为: 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com L(D3 D2 D1D0 ) = D2 + D1 D0 = D2 • D1 D0 (4)画出逻辑电路图 D1 & D0 & L D2 4.11、一个组合逻辑电路有两个功能选择输入信号 C1、C0,A、B 作为其两个输入变量,F 为电路的输出。 当 C1C0 取不同组合时,电路实现如下功能: m 1.C1C0=00 时,F=A 2.C1C0=01 时,F= A⊕B 3.C1C0=10 时,F=AB o 4.C1C0=11 时,F=A+B 试用门电路设计符合上述要求的逻辑电路。 .c 解:(1)根据题意,列出真值表 (2)由真值表列出逻辑函数表达式为: F (C1 ,C0 , A, B) = ∑ m(0,1,5,6,11,13,14,15) = C1 C0 A + C0 AB + C1 AB + C0 AB w (3)根据逻辑函数表达式画出逻辑电路图。 课 后 答 案 网 a C1C0AB F C1C0AB F d0 0 0 0 1 1 0 0 0 0 0001 1 1001 0 0010 0 1010 0 h0 0 1 1 0 1 0 1 1 1 0100 0 1100 0 .k0 1 0 1 1 1 1 0 1 1 0110 1 1110 1 0111 0 1111 1 w C1 & C0 A w C0 & ≥1 A F wB C1 & A B C0 & A B 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 4.12、用红、黄、绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正常;红灯亮表 示有一台不正常;黄灯亮表示两台不正常;红、黄灯全亮表示三台都不正常。列出控制电路 真值表,并选用合适的集成电路来实现。 解:(1)根据题意,列出真值表 由题意可知,令输入为 A、B、C 表示三台设备的工作情况,“1”表示正常,“0”表示不正 常,令输出为 R,Y,G 表示红、黄、绿三个批示灯的 状态,“1”表示亮,“0”表示灭。 m A B C 0 00 o 0 0 1 0 10 .c 0 1 1 1 00 1 01 1 10 1 11 w (2)由真值表列出逻辑函数表达式为: a R(A, B,C) = ∑ m(0,3,5,6) RYG 110 010 010 100 010 100 100 001 课 后 答 案 网 Y ( A, B,C ) = ∑ m(0,1,2,4) d G(A,B,C) = m7 h (3)根据逻辑函数表达式,选用译码器和与非门实现,画出逻辑电路图。 ww.k 4.13、 8-3 线优先编码器 74LS148 在下列输入情况下,确定芯片输出端的状态。 (1) 6=0,3=0,其余为 1; w(2) EI=0,6=0,其余为 1; (3) EI=0,6=0,7=0,其余为 1; (4) EI=0,0~7 全为 0; (5) EI=0,0~7 全为 1。 解:(1)74LS148 在输入 6=0,3=0,其余为 1 时,输出所有端均为 1。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (2)74LS148 在输入 EI=0,6=0,其余为 1 时,输出 A2 A1 A0 =001,CS=0,EO=1。 (3)74LS148 在输入 EI=0,6=0,7=0,其余为 1 时,输出 A2 A1 A0 =000,CS=0,EO=1。 (4)74LS148 在输入 EI=0,0~7 全为 0 时,输出 A2 A1 A0 =000,CS=0,EO=1。 (5)74LS148 在输入 EI=0,0~7 全为 1 时,输出 A2 A1 A0 =111,CS=1,EO=0。 4.14、试用 8-3 线优先编码器 74LS148 连成 32-5 线的优先编码器。 解: .com 4.15、4-16 线译码器 74LS154 接成如习题 4.15 图所示电路。图中 S0、S1 为选通输入端,芯 w 片译码时,S0、S1 同时为 0,芯片才被选通,实现译码操作。芯片输出端为低电平有效。 (1) 写出电路的输出函数 F1(A,B,C,D)和 F2(A,B,C,D)的表达式,当 ABCD 为何种取值时, 函数 F1=F2=1; a (2) 若要用 74LS154 芯片实现两个二位二进制数 A1A0,B1B0 的大小比较电路,即 A>B 时,F1=1;A<B 时,F2=1。试画出其接线图。 课 后 答 案 网 dF1 F2 & & .khY0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15 A3 A2 A1 A0 S1 S0 w ABCD 习题 4.15 图 ∑ 解:(1) F1 ( A, B,C, D) = m(0,4,7,9,13,14) wF2 (A, B,C, D) = ∑ m(5,7,8,9,13,15) w当 ABCD=0111 或 ABCD=1001 或 ABCD=1101 时,F1=F2=1。 (2)由题意得到真值表如下: 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com A1A0 B1B0 F1F2 A1A0 B1B0 F1F2 0000 00 1000 10 0001 01 1001 10 0010 01 1010 00 0011 01 1011 01 0100 10 1100 10 0101 0110 0111 00 1101 10 01 1110 10 01 1111 00 m F1(A, B,C, D) = ∑ m(4,8,9,12,13,14) F2 ( A, B,C, D) = ∑ m(1,2,3,6,7,11) o 画出逻辑电路图为: 课 后 答 案 网 daw.c 4、16 用 74LS138 译码器构成如习题 4.16 图所示电路,写出输出 F 的逻辑表达式,列出真 h 值表并说明电路功能。 www.k 习题4.16图 解:(1)由题可得逻辑函数表达式为: F ( A, B,C) = ∑ m(1, 2, 4,7) (2)列出真值表如下: 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com ABC F 0 00 0 0 01 1 0 10 1 0 11 0 1 00 1 1 01 0 1 10 0 1 11 1 m 电路的逻辑功能为:奇偶判别电路。 4、17 试用 74LS138 译码器和最少的与非门实现逻辑函数 o ∑ 1) F1(A,B,C) = m(0,2,6,7) 2)F2(A,B,C)=A⊙B⊙C .c 解:(1) 课 后 答 案 网 daw ∑ (2)F2(A,B,C)=A⊙B⊙C = m(1,2,4,7) w.kh 4.18、试用 3 线-8 线译码器 74LS138 设计一个能对 32 个地址进行译码的译码器。 ww解:用 3 线-8 线译码器 74LS138 设计一个能对 32 个地址进行译码的译码器如图所示。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com A2 A1 A0 1 A3 A4 C B A Y0 74LS13� 8 G1 G2A G2B Y7 Y0~Y7 C B A Y0 74LS13� 8 G1 G2A G2B Y7 Y8~Y15 C B A Y0 74LS13� 8 m G1 G2A G2B Y7 Y16~Y23 C B A0 Y0 74LS13� 8 G1 G2A G2B Y7 Y24~Y31 o 1 课 后 答 案 网 .c 4.19、已知 8421BCD 可用 7 段译码器,驱动日字 LED 管,显示出十进制数字。指出下列变 换真值表中哪一行是正确的。(注:逻辑“1”表示灯亮) D C B A a b c d e f g* 000000000000 w 4 0 1 0 0 0 1 1 0 0 1 1 701110001111 910010000100 a 解:第二行 4 的显示是正确的。 4.20、已知某仪器面板有 10 只 LED 构成的条式显示器。它受 8421BCD 码驱动,经译码而 d 点亮,如图所示。当输入 DCBA=0111 时,试说明该条式显示器点亮的情况。 h ο 0 • +5V 12345 67 ••• • • • • 89 • LED×10 270Ω×10 .k• • • • • • • • & &&& && & && οοοο οο ο ο Y0 Y 1 Y2 Y3 Y4 Y5 Y6 Y7 wA0 A1 A2 A3 ο ο• Y8 Y9 74LS42 ABCD w 习题 4.20 图 w解:由图可知,二极管 0~7 均为亮的,8、9 为熄灭的。 4.21、74LS138 芯片构成的数据分配器电路和脉冲分配器电路如习题 4.21 图所示。 (1) 图(a)电路中,数据从 G1 端输入,分配器的输出端得到的是什么信号。 (2) 图(b)电路中,G2A 端加脉冲,芯片的输出端应得到什么信号。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 地址 C Y0 地址 C Y0 B Y1 输入 A Y2 B Y1 输入 A Y2 Y3 Y3 数据输入 G1 Y4 Y5 1 G1 Y4 Y5 G2A Y6 G2B Y7 G2A Y6 G2B Y7 m (a) (b) 习题 4.21 图 o 解:图(a)电路中,数据从 G1 端输入,分配器的输出端得到的是 G1 的分配信号的非。 图(b)电路中,G2A 端加脉冲,芯片的输出端应得到的是 G2A 的分配信号。 .c 4.22、 用 8 选 1 数据选择器 74LS151 构成如习题 4.22 图所示电路,(1)写出输出 F 的逻辑 表达式,(2)用与非门实现该电路;(3)用译码器 74LS138 和与非门实现该电路。 F 课 后 答 案 网 w G YW AC 74LS151 BB a C A D7D6D5D4 D3 D2 D1 D0 D d1 习题 4.22 图 h 解:(1)由图可知输出 F 的逻辑函数表达式为: .k F (A, B,C, D) = ∑m(1,3,4,6,8,11,12,15) = ABD + ABD + AC D + ACD (2)略 ∑ (3)当 D=1 时, F = AB + AC = m(0,1,5,7) = F1( A, B,C) w ∑ 当 D=0 时, F = AB + AC = m(2,3,4,6) = F2 (A, B,C) ww用两片译码器和与非门实现如下: 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com A C Y0 B B Y1 C A Y2 & Y3 Y4 D G1 Y5 G2A Y6 G2B Y7 m A B C .co & C Y0 B Y1 A Y2 Y3 Y4 G1 Y5 G2A Y6 G2B Y7 或门 F1 可由 F F2 与 非 门实 现 & 课 后 答 案 网 w 4.23、试用 74LS151 数据选择器实现逻辑函数。 a ∑ 1) F1(A, B, C) = m(1,2,4,7) ∑ 2) F2 (A, B, C, D) = m(1,5,6,7,9,11,12,13,14) 。 d 3) F3 (A,B,C, D) = ∑ m(0,2,3,5,6,7,8,9) + ∑ d(10,11,12,13,14,15) 。 h 解:(1) F1 .kG YW AC 74LS151 BB C A D7 D6 D5 D4 D3 D2 D1 D0 w0 1 w(2) wF2 (A,B,C, D) = ∑ m(1,5,6,7,9,11,12,13,14) = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABC D + ABCD + ABCD = ABC • D + ABC • D + ABC • 1 + ABC • D + ABCD + ABC • 1 + ABC • D F2 G YW AC 74LS151 BB C A D7 D6 D5 D4 D3 D2 D1 D0 若侵犯了D您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (3) F3 (A,B, C, D) = ∑ m(0,2,3,5,6,7,8,9) + ∑ d(10,11,12,13,14,15) = ABC • 1 + ABC • 1 + ABC • 1 + ABCD + ABCD m F3 o G YW AC 74LS151 .c B B C A D7 D6 D5 D4 D3 D2 D1 D0 D 0 1 1 课 后 答 案 网 w 4.24、8 选 1 数据选择器 74LS151 芯片构成如习题 4.24 图所示电路。图中 G 为使能端,G=0 a 时,芯片正常工作;G=1 时,Y=0(W=1)。分析电路功能,写出电路输出函数 F 的表达式。 F d A C Y W B B 74LS151 G hC A D0 D1 D2 D3 D4 D5 D6 D7 D .k1 11 习题 4.24 图 解:由题所给逻辑电路图可知,输出逻辑函数表达式为: w F(A,B,C,,D) = ABC • D + ABC • 1 + ABC • 1 + ABC • D + ABC • D + ABCD + ABC • 0 + ABC • D w= ABC • D + ABC • 1 + ABC • 1 + ABC • D + ABC • D + ABCD + ABC • D = ABCD + ABC + ABC + BCD + ABCD + ABCD w= ABD + ABC + ABC + BCD + ABCD + BCD 4.25、试用中规模器件设计一并行数据监测器,当输入 4 位二进制码中,有奇数个 1 时,输 出 F1 为 1;当输入的这 4 位二进码是 8421BCD 码时,F2 为 1,其余情况 F1、F2 均为 0。 解:(1)根据题意列出真值表如下: ABCD F1F2 ABCD F1F2 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 0000 01 1000 11 0001 11 1001 01 0010 11 1010 00 0011 01 1011 10 0100 11 1100 00 0101 01 1101 10 0110 0111 01 1110 10 11 1111 00 (2)由真值表得到输出逻辑函数表达式为: m F1(A,B,C,, D) = ∑ m(1,2,4,7,8,11,13,14) o F2 (A,B,C,, D) = ∑ m(0,1,2,3, 4,5, 6, 7,8,9) (3)用 74LS154 实现逻辑函获数如图所示。 课 后 答 案 网 .khdaw.c 4.26、四位超前进位全加器 74LS283 组成如习题 4.26 图所示电路,分析电路,说明在下述 情况下电路输出 CO 和 S3S2S1S0 的状态。 (1)K=0 A3A2A1A0=0101 B3B2B1B0=1001 (2)K=0 A3A2A1A0=0111 B3B2B1B0=1101 w (3)K=1 A3A2A1A0=1011 B3B2B1B0=0110 (4)K=1 A3A2A1A0=0101 B3B2B1B0=1110 w CO S3 S2 S1 S0 74LS283 CI w A3 B3 A2 B2 A1 B1 A0 B0 =1 =1 =1 =1 A3 B3 A2 B2 A1 B1 A0 B0 K 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 习题 4.25 图 解:(1)当 K=0,A3A2A1A0=0101,B3B2B1B0=1001 时,输出 S3S2S1S0=1110,CO=0。 (2)当 K=0,A3A2A1A0=0111,B3B2B1B0=1101 时,输出 S3S2S1S0=0100,CO=1。 (3)当 K=1,A3A2A1A0=1011,B3B2B1B0=0110 时,输出 S3S2S1S0=0101,CO=1。 (4)当 K=1,A3A2A1A0=0101,B3B2B1B0=1110 时,输出 S3S2S1S0=0111,CO=0。 4.27、试将 74LS85 接成一个五位二进制数比较器。 解:将 74LS85 接成一个五位二进制数比较器如图所示,输入两个五位二进制数分别 为 X4X3X2X1X0 和 Y4Y3Y2Y1Y0 .com 4.28、试用 74LS185 实现六位二进制数到 BCD 码的码组转换电路。 w 解:用 74LS185 实现六位二进制数到 BCD 码的码组转换电路如图所示。D5D4D3D2D1D0 为 六位二进制数的输入,B3B2B1B0 A3A2A1A0 为两位十进制数的 8421 码的输出。 课 后 答 案 网 a 74185 d 0 EN A0 D0 2 2 A1 D1 h4 4 A2 D2 8 8 A3 D3 16 10 B0 .kD4 32 20 B1 D5 40 B2 80 B3 w 4.29、设每个门的平均传输延迟时间 tpd=20ns,试画出习题 4.29 图所示电路中 A、B、C、 D 及 vO 各点的波形图,并注明时间参数,设 vI 为宽度足够的矩形脉冲. w 1 οA 1 οB 1 ο C & ο vO w vI & οD 1 习题 4.29 图 解:电路中 A、B、C、D 及 vO 各点的波形如图所示。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com m 4.30、下列各逻辑函数中,其中无冒险现象的为: o A. F(A, B,C, D) = AD + AB + ABC .c B. F(A,B,C, D) = AD + AB + BCD ; C. F ( A, B,C, D) = AD + CD + ABC ; 课 后 答 案 网 D. F ( A, B,C, D) = AD + ABC + ABC . w 解:由题可知,A 式中无冒险现象。 4.31、 TTL 或非门组成的电路如习题 4.31 图所示。 a (1) 分析电路在什么时刻可能出现冒险现象? (2) 用增加冗余项的方法来消除冒险,电路应该怎样修改? d A ≥1 C h≥1 B .k1 ≥1 D ≥1 L 习题 4.31 图 解:(1)当 A=1,B=D=0 时,可能会出现冒险现象。 www (2)电路在最后一个或非门的输入端增加一个 B + D 项。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 第四章节 4.1 组合逻辑电路的分析 自测练习 1.组合逻辑电路的输出仅仅只与该时刻的( 输入 )有关,而与( 电路原来所处的 状态 )无关。 2.下图中的两个电路中,图( a )电路是组合逻辑电路。 m A & F1 ≥1 F2 B A o (a) 题2图 (b) 3.如果与门的输入是 A、B,与门的输出逻辑表达式是( AB )。 .c 4.下表所示真值表表示的逻辑功能是( 1 位加法器 )(1 位加法器、1 位减法器)。 题 4 真值表 课 后 答 案 网 AB 00 w 0 1 10 a1 1 L1 L2 00 01 01 10 5.一组合逻辑电路如用两级或非门构成,则其逻辑表达式应写成(c ): d (a)与-或式 (b)非-与式 (c)或-非式 (d)或-与式 6.下图所示的输出逻辑函数表达式 F1=( AB+C ),F2=( AB + BC )。 h A & .k B A & B ≥1 F1 ≥1 F2 C & C w 题6图 w4.2 组合逻辑电路的设计 w自测练习 1.若用 74LS00 实现函数F= AB ,A、B 分别接 74LS00 的 4、5 脚,则输出 F 应接到 74LS00 的( 6 )脚。 2.74HC54 芯片处于工作状态,如果其 1、2、12、13 脚分别接逻辑变量 A、B、C、D,当 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 3~5 脚,9~11 脚都接逻辑 0 时,输出为( AB + CD );而当 3~5 脚,9~11 脚都接逻辑 1 时,输出又为( 0 )。 3.若要实现函数F=(A+E)(B+D),则用哪种芯片的数量最少( b ) (a) 74LS00 (b) 74LS02 (c) 74HC58 (d) 74HC54 4.实现逻辑函数 F = AB + AC 可以用一个( 与或 )门;或者用( 三 )个与非门; 或者用( 三 )个或非门。 ∑ 5.下面真值表所对应的输出逻辑函数表达式为 F=( m(2,3,5,7) )。 题 5 真值表 m A B C F 000 0 o 0 0 1 0 010 1 011 1 .c 1 0 0 0 101 1 110 0 111 1 课 后 答 案 网 w 6.如果用 74LS00 实现图 4-5 所示的逻辑电路图,则相应的接线图为( A 、 B 接 1、2 脚 , a 3、4 脚短接,C 接 5 脚,A、B 接 9、10 脚,8 脚接 12 脚,6 脚接 13 脚,F 接 11 脚 )。 7.如果用 74LS02 实现图 4-10 所示的逻辑电路图,则相应的接线图为( A 、 B 接 2、3 脚 , d 1、5 脚短接,C 接 6 脚,D 接 8、9 脚,10 脚接 12 脚,4 脚接 11 脚,F 接 13 脚 )。 8.如果用 74HC58 实现图 4-12 所示的逻辑电路图,则相应的接线图为( A、B、C、D 接 h 2、3、4、5 脚,F 接 6 脚 )。 .k 9.如果用 74HC54 实现图 4-14 所示的逻辑电路图,则相应的接线图为( A 接 1、3 脚 B 接 9、12 脚, C 接 2、10 脚, D 接 4、13 脚,5、11 脚接逻辑 1,F 接 6 脚)。 w 4.3 编码器 w自测练习 1.二进制编码器有 8 个输入端,应该有( 3 )个输出端。 w2.三位二进制优先编码器 74LS148 的输入 2,4,13 引脚上加入有效输入信号,则输出代 码为( 000 )。 3.二-十进制编码器有( 4 )个输出端。 4.二-十进制优先编码器 74LS147 的输入端第 3、12、13 引脚为逻辑低电平,则输出第 6 脚为逻辑( 低 )电平,第 7 脚为逻辑( 低 )电平,第 9 脚为逻辑(高 )电平, 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 第 14 脚为逻辑(高 )电平。 5.74LS148 输入端中无有效信号时,其输出 CS 为( 1 ),EO 为( 0 )。 6.74LS148 输出端代码以(反码 )(原码,反码)形式出现。 7.74LS147 输入端为( 低 )电平有效,输出端以(反码 )(原码,反码)形式出 现。 8.图 4-24 是用两片 74LS148 接成的一个 16-4 线优先编码器,输入信号 EI 为输入使能端, 输出信号 EO 为(输出使能端 ),CS 为(输出标志位 )。 m 4.4 译码器 o 自测练习 1.( 编码器 )(译码器、编码器)的特点是在任一时刻只有一个输入有效。 .c 2.( 译码器 )(译码器、编码器)的特点是在任一时刻只有一个输出有效。 课 后 答 案 网 3.二进制译码器有 n 个输入端,( 2n )个输出端。且对应于输入代码的每一种状态, 输出中有( 一 )个为 1(或为 0),其余全为 0(或为 1)。 4.由于二-十进制译码器有(四 )根输入线,( 十 )根输出线,所以又称为(四 ) w 线-(十 )线译码器。 5.对于二进制译码器,其输出为(输入变量组成 )的全部最小项。 6.74LS138 要进行正常译码,必须满足 G1=( 1 ) ,G2A=( 0 ),G2B=( 0 )。 a 7.当 74LS138 的输入端 G1=1 ,G2A=0,G2B=0,A2A1A0=101 时,它的输出端(Y5 )(Y0~Y7) 为 0。 d 8.74LS138 有( 八 )个输出端,输出(低 )电平有效。 9.74LS42 有( 十 )个输出端,输出(低 )电平有效。 10.74LS47 可驱动共(阳 )极数码管,74LS48 可驱动共(阴 )极数码管。 h 11.当 74LS48 的输入端 LT=1,RBI=1,BI/RBO=1,DCBA=0110 时,输出端 abcdefg=(0 0 1 1111 );当 BI/RBO=0,而其它输入端不变时,输出端 abcdefg=(0000000 )。 .k 12.图 4-34 是将 3-8 译码器 74LS138 扩大为 4-16 译码器。其输入信号 A、B、C、D 中( D ) 为最高位。 13.如果用译码器 74LS138 实现 F = ABC + ABC + ABC ,还需要一个( 3 )(2,3)输 w 入端的与非门,其输入端信号分别由 74LS138 的输出端(Y0、Y5、Y7 )(Y0~Y7)产生。 w4.5 数据选择器与数据分配器 w自测练习 1.仅用数据选择器(例如 8 选 1 MUX、4 选 1 MUX)无法实现的逻辑功能是:(a) (a)数据并/串变换;(b)数据选择;(c) 产生逻辑函数。 2.一个十六选一数据选择器,其地址输入端有(c )个。 (a)16 (b)2 (c)4 (d)8 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 3.设 A1、A0 为四选一数据选择器的地址输入端,D3、D2、D1、D0 为数据输入端,Y 为输出 端,则输出 Y 与 A1、A0 及 Di 之间的逻辑表达式为( a )。 (a). A1A0D0 + A1A 0D1 + A1A0D2 + A1A 0D3 (b). A1A 0D0 + A1A0D1 + A1A 0D2 + A1A0D3 (c). A1A 0D0 + A1A0D1 + A1A 0D2 + A1A0D3 (d) A1A0D0 + A1A 0D1 + A1A0D2 + A1A 0D3 m 4.参看图 4-43,如果 74LS151 的 G=0,A2A1A0=011,则 Y=(0 ),如此时输入端 D0~D7 均为 1,则 Y=( 1 )。 5.参看图 4-43,如果 74LS151 的 G=1,则 Y=( 0 )。此时输出与输入(无关 )(有关, o 无关)。 6.参看题 6 图,如果变量 A、B 取值为 11,输出 Y 为( 1 );变量 A、B 取值为 00, .c 输出Y为( 0 )。 课 后 答 案 网 hdaw 题6图 题7图 .k 7.参看题 7 图,输出 Y 的逻辑表达式为( Y = ABC + AB + AB )。 4.6 加法器 w 自测练习 1.半加器有( 2 )个输入端,( 2 )个输出端;全加器有( 3 )个输入端, w( 2 )个输出端。 2.两个四位二进制数 1001 和 1011 分别输入到四位加法器的输入端,并且其低位的进位输 入信号为 1,则该加法器的输出和值为( 0101 )。 w3.串行进位的加法器与并行进位的加法器相比,运算速度(慢 )(快,慢)。 4.(1100-1011)补码=(0001 码=( 0011 )。 5.使用两个半加器和一个(或 ),(1000-1011)补码=( 1101 )门可以构成一个全加器。 ),(1000-1011)原 6.设全减器的被减数、减数和低位来的借位数分别为 A、B、C,则其差输出表达式为( 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com ∑ ∑ m(1,2,4,7) ),借位输出表达式为( m(1,2,3,7) )。 4.7 比较器 自测练习 1.将二进制数 A=1011 和 B=1010 作为 74LS85 的输入,则其三个数据输出端 L1(A>B)为 ( 1 ),L2(AB'、A'C1 FF0 >C1 FF1 1K 1K 1 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 题 5 图(a) 1 1 1J Q0 1J Q1 CP >C1 FF0 1K >C1 FF1 1K m 题 5 图(b) 6.一个模 7 的计数器有( )个计数状态,它所需要的最小触发器个数为( )。 o 7.计数器的模是( )。 (a)触发器的个数(b)计数状态的最大可能个数(b)实际计数状态的个数 .c 8.4 位二进制计数器的最大模是( )。 (a)16 (b)32 (c)4 (d)8 9.模 13 计数器的开始计数状态为 0000,则它的最后计数状态是( )。 课 后 答 案 网 w 1.6 2.n a 3.触发器 4.15 d 5.(a),(b) 6.7,3 7.(c) h 8.(b) 9.1100 .k 自测练习(6.3) 1.与异步计数器不同,同步计数器中的所有触发器在( )(相同,不同)时钟脉冲的作 用下同时翻转。 w 2.在考虑触发器传输延迟的情况下,同步计数器中各 Q 输出端相对于时钟脉冲的延迟时间 ( )(相同,不同)。 3.在考虑触发器传输延迟的情况下,异步计数器中各 Q 输出端相对于时钟脉冲的延迟时间 ( )(相同,不同)。 w4.采用边沿 JK 触发器构成同步 22 进制加法计数器的电路为( )。 5.采用边沿 JK 触发器构成同步 22 进制减法计数器的电路为( )。 w6.采用边沿 JK 触发器构成同步 2n 进制加法计数器,需要( )个触发器,第一个触发器 FF0 的输入信号为( ),最后一个触发器 FF(n-1) 的输入信号为( )。 7.采用边沿 JK 触发器构成同步 3 进制加法计数器的电路为( )。 8.23 进制加法计数器的最大二进制计数是( )。 9.参看图 6-21 所示计数器,触发器 FF2 为( )(最高位,最低位)触发器,第 2 个时钟 2 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 脉冲后的二进制计数是( )。 10.参看图 6-23 所示计数器,其计数范围为( ),它的各输出波形为( )。 1. 相同 2. 相同 3. 不相同 4. 1 m 1J CP >C1 FF0 o 1K Q0 1 1J Q1 >C1 FF1 1K .c 5. 课 后 答 案 网 w 1 1 1J Q0 1J Q1 a CP >C1 FF0 >C1 FF1 d 1K 1K h 6.n,J=K=1,J=K=Q0Q1Q2Qn-2 .k 7.略 8.111 9.最高位,010 10.000-100,输出波形略。 w 自测练习(6.4) 1.74LS161 是( )(同步,异步)( )(二,十六)进制加计数器。 2.74LS161 的清零端是( )(高电平,低电平)有效,是( )(同步,异步)清零。 w3.74LS161 的置数端是( )(高电平,低电平)有效,是( )(同步,异步)置数。 4.异步清零时与时钟脉冲( )(有关,无关);同步置数时与时钟脉冲( )(有关,无 w关)。 5.74LS161 的进位信号 RCO 为一个( )(正,负)脉冲;在( )条件下产生进位信 号。 6.在( )条件下,74LS161 的输出状态保持不变。 (a)CLR=1 (b)LD=1 (c)ET=0 EP=0 (d)ET·EP=0 3 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 7.74LS161 进行正常计数时,每来一个时钟脉冲( )(上升沿,下降沿),输出状态加计 数一次。 8.74LS161 进行正常计数时,相对于时钟脉冲而言,其输出 Q0 是( )分频输出,Q1 是 ( )分频输出,Q2 是( )分频输出,输出 Q3 是( )分频输出,进位信号 RCO 是 ( )分频输出。 9.74LS192 是( )(同步,异步)( )(二,十)进制可逆计数器。 10.74LS192 的清零端是( )(高电平,低电平)有效,是( )(同步,异步)清零。 11.当 74LS192 连接成加法计数器时,CPD、CPU 的接法是( )。 (a)CPU=1 CPD=1 (b)CPU=1 CPD=CP (c)CPU=CP CPD=1 (d)CPU=CP CPD=0 m 12.对于 74LS93,将计数脉冲从 CPA 输入,QA 连接到 CPB 时,( )(QA,QD,QC,QB) 是最高位;( )(QA,QD,QC,QB)是最低位。 13.对于 74LS90,将计数脉冲从 CPA 输入,QA 连接到 CPB 时,构成( )(8421BCD 码, o 5421BCD 码)十进制加计数器。这时,( )(QA,QD,QC,QB)是最高位;( ) (QA,QD,QC,QB)是最低位。 .c 14.对于 74LS90,将计数脉冲从 CPB 输入,QD 连接到 CPA 时,构成( )(8421BCD 码, 5421BCD 码)十进制加计数器。这时,( )(QA,QD,QC,QB)是最高位;( ) (QA,QD,QC,QB)是最低位。 15.74LS90 构成 8421BCD 码的十进制加计数器时,( )可作为进位信号;它构成 5421BCD w 码的十进制加计数器时,( )可作为进位信号。 16.74LS90 的异步清零输入端 R0(1)、R0(2)是( )(高电平,低电平)有效。 17.74LS90 的异步置 9 输入端 S9(1)、S9(2) 是( )(高电平,低电平)有效。 a 18.74LS90 进行正常计数时,每来一个时钟脉冲( )(上升沿,下降沿),输出状态加计 数一次。 d 19.74LS90 进行 8421BCD 码加计数时,相对于时钟脉冲而言,其输出 QA 是( )分频 输出,QB 是( )分频输出,QC 是( )分频输出,输出 QD 是( )分频输出。 20.采用两片 74LS161,按照异步方式构成多进制计数器时,如果将低位片的进位信号 RCO h 直接连接到高位片的时钟脉冲输入端,这样构成的是( )进制计数器。 21.两片 74LS161 构成的计数器的最大模是( ),如果它的某计数状态为 56,其对应的 .k 代码为( )。 22.两片 74LS90 构成的计数器的最大模是( ),如果它的某计数状态为 56,其对应的代 码为( )。 23.在数字钟电路中,24 进制计数器( )(可以,不可以)由 4 进制和 6 进制计数器串 接构成。 w 24.在数字钟电路中,60 进制计数器( )(可以,不可以)由 6 进制和 10 进制计数器串 接构成。 w1.同步,十六 w2.低电平,异步 3.低电平,同步 4.无关,有关 5.正,输出端均为 1 6.(a)、(b)、(d) 4 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 7.上升沿 8.2,4,8,16 9.同步,十进制 10.高电平,异步 11.(c) 12. QD,QA 13.8421BCD 码,QD,QA 14.5421BCD 码。QA,QB 15.QD,QA 16.高电平 m 17.高电平 18.下降沿 19.2,5,10,10 o 20.255 21.256,00111000 .c 22.100,01010110 23.不可以 24.可以 课 后 答 案 网 w 习题 a 6.1 如果习题 6.1 图中所示 12 位寄存器的初始状态为 101001111000,那么它在每个时钟脉 冲之后的状态是什么? d 串行数据输入 h CP D SRG12 > C1 串行数据输出 .k1 CP 2 3 4 5 6 7 8 9 10 11 12 串行 数据 w输入 习题 6.1 图 6.2 试用 3 片 74LS194 构成 12 位双向移位寄存器。 w6.3 试用负边沿 D 触发器构成异步 8 进制加法计数器电路,并画出其输出波形。 6.4 试用负边沿 JK 触发器构成异步 16 进制减法计数器电路,并画出其输出波形。 w6.5 试用正边沿 D 触发器构成异步 5 进制加法计数器电路,并画出其输出波形。 6.6 试用负边沿 JK 触发器构成同步 16 进制加法计数器电路,并画出其输出波形。 6.7 试用负边沿 JK 触发器构成同步 6 进制加法计数器电路,并画出其输出波形。 6.8 采用反馈清零法,利用 74LS161 构成同步 10 进制加法计数器,并画出其输出波形。 6.9 采用反馈置数法,利用 74LS161 构成同步加法计数器,其计数状态为 1001~1111。 5 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 6.10 采用反馈清零法,利用 74LS192 构成同步 8 进制加法计数器。 6.11 采用反馈置数法,利用 74LS192 构成同步减法计数器,其计数状态为 0001~1000。 6.12 试分析习题 6.12 图中所示电路,画出它的状态转换图,并说明它是几进制计数器。 6.13 试分析习题 6.13 图中所示电路,画出它的状态转换图,并说明它是几进制计数器。 1 1 m 计数脉冲 ET EP CP CLR Q3 Q2 Q1 Q0 RCO 74LS161 LD D3 D2 D1 D0 1 110 o 习题 6.12 图 课 后 答 案 网 .c 1 ET Q3 Q2 Q1 Q0 1 1 EP RCO 74LS161 计数脉冲 CP LD CLR D3 D2 D1 D0 w 1 1001 a 习题 6.13 图 d 6.14 采用反馈清零法,利用 74LS93 构成异步 10 进制加法计数器,并画出其输出波形。 6.15 采用反馈清零法,利用 74LS90 按 8421BCD 码构成 9 进制加法计数器,并画出其输出 波形。 h 6.16 采用反馈置 9 法,利用 74LS90 按 8421BCD 码构成 9 进制加法计数器,并画出其输出 波形。 .k 6.17 利用 74LS90 按 5421BCD 码构成 7 进制加法计数器,并画出其输出波形。 www 6.18 分析习题 6.18 图中所示电路。画出它的状态转换图,并说明它是几进制计数器。 习题 6.18 图 6.19 利用两片 74LS161 构成同步 24 进制加法计数器,要求采用两种不同的方法。 6.20 利用两片 74LS90 构成 8421BCD 码的异步 24 进制加法计数器,并比较它与上题中的 24 进制加法计数器之间输出状态的差别。 6 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 6.21 分析习题 6.21 图中所示电路。画出它的状态转换图,并说明它是几进制计数器。 m 习题 6.21 图 6.22 分析习题 6.22 图中所示电路。画出它的状态转换图,说明它是几进制计数器。比较习 题 6.22 图与习题 6.21 图中所示电路,两者有何不同? 课 后 答 案 网 daw.co 习题6.22图 6.23 分析习题 6.23 图中所示电路,(1)数据输出端(Q 端)由高位到低位依次排列的顺序 如何?(2)画出状态转换图,分析该电路构成几进制计数器。(3)该电路输出一组何种权 h 的 BCD 码?(4)若将该计数器的输出端按 QHQGQFQE 的顺序接到 8421BCD 码的译码显示电 路中,在 CP 作用下依次显示的十进制数是多少? w.k 计数脉冲CP QE QF QG QH CPA CPB 74LS90 R0(1) R0(2) S9(1) S9(2) 习题 6.23 图 ww解答 6.1 它 在 每 个 时 钟 脉 冲 之 后 的 状 态 是 : 010100111100 , 00010011110 , 000101001111 , 000010100111,100001010011,110000101001,111000010100,011100001010,001110000101, 000111000010,100011100001,110001110000 7 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 6.2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 CP Q0 Q1 Q2 Q3 >CP DSR 右移串 RD S0 74LS194 S1 D0 D1 D2 D3 DSL 行输入 m 清零 o D0 D1 D2 D3 .c Q8Q9Q10Q11 S1S0 Q0 Q1 Q2 Q3 >CP DSR RD 74LS194 S0 S1 D0 D1 D2 D3 DSL D4 D5 D6 D7 Q0 Q1 Q2 Q3 >CP w DSR RD 74LS194 S0 S1 D0 D1 D2 D3 DSL 左移串行输入 课 后 答 案 网 da D8 D9 D10 D11 6.3 h 1D Q0 1D Q1 FF0 FF1 .k CP > C1 > C1 Q2 1D > C1 w 6.4 1 wwCP 1J >C1 FF0 1K 1 Q0 1J >C1 FF1 1K 1 Q1 1 1J Q2 1J Q3 >C1 FF2 >C1 FF3 1K 1K 6.5 采用反馈清零法实现:需要 3 个触发器,可在 3 位二进制加法计数器的基础上实现它。 8 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com Q2 Q1 Q0 0 0 0 0 0 1 · · · · · · · · · 1 0 0 1 0 1 m 1 1 0 1 1 1 o SD .c Q0 1D FF0 CP > C1 再循环 正常的下一个状态 负边沿 D 触发器构成的异步五进制加法计数器如下: SD Q1 1D FF1 > C1 SD 1D FF2 > C1 Q2 & 课 后 答 案 网 aw RD RD RD 若采用正边沿 D 触发器,只需将上图中各触发器改为正边沿 D 触发器,且 FF1、FF2 d 的 CP 分别接到 FF0 、FF1 的 Q 输出端即可。 h 6.6 .k 1 FF0 Q0 1J 1K www CP FF1 1J > C1 1K & Q1 FF2 1J > C1 1K & Q2 FF3 1J > C1 1K 6.7 采用 3 个 JK 触发器构成该计数器。同步六进制加法计数器的计数状态真值表如表所示, 通过“观察”法可确定各个触发器的输入信号: 9 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 计数脉冲 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 m 6 0 0 0 J0=K0=1; o Q1 只在 Q0=1 的下一个时钟脉冲到来时才翻转。则可确定 FF1 的输入信号为: J1=K1=Q0 .c Q2 只在 Q1=1 和 Q0=1 的下一个时钟脉冲到来时翻转,或者在 Q2=1 和 Q0=1 时改变。 故 FF2 的输入信号为: J2=K2=Q0Q1+Q2 Q1 由此可画出同步六进制加法计数器的电路: 课 后 答 案 网 w & da 1 FF0 Q0 1J h > C1 1K .k CP & FF1 Q1 1J > C1 1K ≥1 FF2 Q2 1J > C1 1K 6.8 wQ3Q2Q1Q0 0000 ww1111 0001 1110 0010 1101 0011 0100 0101 0110 0111 1010 过渡状态 1100 1011 1010 1001 1000 & 1 1 计数脉冲 ET Q3 Q2 Q1 Q0 10 EP RCO 74LS161 CP LD 1 C若L侵R 犯了D您D的版D权利D益,敬请来信通知我们! ℡ www.khdaw.com 6.9 m Q3Q2Q1Q0 o 0000 0001 0010 0011 0100 0101 0110 0111 .c 1111 1110 1101 1100 1011 1010 1001 1000 课 后 答 案 网 w & a 1 1 d 计数脉冲 ET EP CP CLR Q3 Q2 Q1 Q0 RCO 74LS161 LD D3 D2 D1 D0 1 1001 h 6.10 .k Q3Q2Q1Q0 0000 w1001 0001 0010 0011 1000 过渡状态 1000 0111 0110 0100 0101 w Q3 Q2 Q1 Q0 1 CPD BO w 计数脉冲 CPU 74LS192 CO LD CLR D3 D2 D1 D0 6.11 11 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com Q3Q2Q1Q0 0000 0001 0010 0000 过渡状态 0011 0100 1001 1000 0111 0110 0101 ≥ m 计数脉冲 o 1 Q3 Q2 Q1 Q0 CPD BO 74LS192 CO CPU LD CLR D3 D2 D1 D0 .c 0 1 0 0 0 课 后 答 案 网 6.12 w Q3Q2Q1Q0 a 0000 LD=0 0110 0111 d 1111 为 6 进制计数器。 LD=0 1110 1000 h 6.13 .k Q3Q2Q1Q0 0000 0001 0010 0011 0100 LD=0 0101 0110 0111 w 1111 1110 1101 1100 1011 1010 1001 1000 w 为 7 进制计数器。 w6.14 略 6.15 计数脉冲 CP QA QB QC12QD CPA CPB 74LS90 若侵犯了您的R版0(1权) R利0益(2),敬请S来9(信1) 通S9知(2我) 们! ℡ www.khdaw.com 6.16 m QDQCQBQA o 0000 0001 0010 1000 过渡状态 .c 1001 1000 0111 0011 0110 0100 0101 & 课 后 答 案 网 aw 计数脉冲CP QA QB QC QD CPA CPB 74LS90 R0(1) R0(2) S9(1) S9(2) hd 6.17 若采用反馈清零法,5421BCD 码状态转换图为: .k QAQDQCQB 0000 0001 w1100 1011 0010 0011 1010 过渡状态 0100 1010 1001 1000 w QA QB QC QD w CPA CPB 74LS90 计数脉冲 CP R0(1) R0(2) S9(1) S9(2) 6.18 13 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com QDQCQBQA 0000 0001 0010 0011 0100 0110 过渡状态 1001 1000 0111 0110 为 6 进制 8421BCD 码加法计数器。 0101 m 6.19 方法一:采用整体反馈清零法: o 0 1 2 3 … 23 24 .c 过渡状态 高4位 低4位 Q3Q2Q1Q0 Q3Q2Q1Q0 w 00000000 00000001 00000010 00000011 … 00010111 课 后 答 案 网 00011000 a 过渡状态 d& h 低 4 位 .k 1 ET Q3 Q2 Q1 Q0 1 EP 计数脉冲 CP RCO 74LS161 LD 1 CLR D3 D2 D1 D0 高4位 ET Q3 Q2 Q1 Q0 EP RCO 74LS161 CP LD 1 CLR D3 D2 D1 D0 www 方法二:采用整体反馈置数法:略 6.20 0 1 2 3 … 23 24 14 过渡状态 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 高4位 低4位 QDQCQBQA QDQCQBQA 00000000 00000001 00000010 00000011 … 00100011 .com 计数脉冲CP 00100100 过渡状态 低4位 QA QB QC QD CPA CPB 74LS90 R0(1) R0(2) S9(1) S9(2) 高4位 & QA QB QC QD CPA CPB 74LS90 R0(1) R0(2) S9(1) S9(2) 课 后 答 案 网 aw 它与 6.19 题中的计数器之间输出状态的差别为: d 一个是八位二进制输出状态,另一个是八位 8421BCD 码的输出状态。后者经译码显 示电路可显示 0~23 的十进制数。 h 6.21 60 进制计数器。 6.22 60 进制计数器。 .k 两者的功能相同,6.21 中是十进制(低位)与六进制(高位)的级联;本题中是在 100 进制计数器基础上采用整体反馈清零法来实现的。 6.23 (1)QEQHQGQF w (2)10 进制计数器 QEQHQGQF 0000 0001 0010 0011 0100 ww 1100 1011 1010 1001 1000 (3)5421BCD 码 (4)0,2,4,6,8,1,3,5,7,9 15 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 7.1 自测练习答案 1. 存储电路 2. 反馈 3. 同步时序逻辑电路 、 异步时序逻辑电路 4. 输出 、驱动 、 状态(次态) 5. 存储电路的状态和输入信号 、存储电路的状态 6. 题 6 表 2 、题 6 表 1 7.2 自测练习答案 m 1. Q n+1 0 = Q0n 、 Q n+1 1 = X ⊕ Q0n ⊕ Q1n 2. 4 个 、 00→01→10→00 及 11→00 、 1 、能 o 3. 课 后 答 案 网 .c 现态 Q1n Q0n 00 w 01 10 11 次态 Q1n+1Q0n+1 01 10 11 00 输出 Z 0 0 0 1 a 4. d 现态 Q1n Q0n 次态 Q Q n+1 n+1 10 /输出 Z h0 0 10/0 01 11/0 10 01/0 .k1 1 00/1 5. 00→01→10→11→00 w 7.3 自测练习答案 1. 2n−1 ≤ M ≤ 2n w2. 4 w3. 3、C85 4. 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com m 5.S2、S3 为两个等效状态,可合并为一个状态。 o 6. Z = XQ1n ; Q1n+1 = XQ0n , Q n +1 0 = X ; J0 = X , K0 = X , J1 = XQ0n , K1 = XQ0n Q n +1 0 = X .c 第七章练习答案 课 后 答 案 网 w 7.1 1) 电路由组合电路和存储电路共同组成,具有对过去输入信号进行记忆的功能。 2) 时序电路中存在反馈回路。 a 3) 电路的输出由电路当时的输入和电路原来的状态(过去的输入)共同决定。 d 7.2 该计数器的模 M=6:010→000→001→100→011→101→010 7.3 (1) D0 = Q0 ⊕ Q2 , D1 = Q0 , D2 = Q1 h 状态转换图: www.k (2)该电路是模 7计数器,不具备自启动功能。 7.4 (1) D = X 1 + Q2 , J = X 1 + Q2 , K = X 1 ⊕ Q1,T = X1 X 2Q2Q0 Z = X 1 X 2Q2Q0 (2)该电路属于 Mealy 型电路。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 7.5 状态图如下: om 7.6 (1) J1 = K1 = 1, J2 = K2 = Q3Q1, J3 = Q2Q1, K3 = Q1 .c 状态转换图 Z = Q3Q1 课 后 答 案 网 aw (2)该电路是一个六进制计数器,具有自启动功能。 d 7.7 状态和输出响应序列分别为: AABCBBCB 和 00001001. 7.8 Mealy 型电路原始状态图 www.kh Mealy型电路原始状态表 次态/Z 现态 X=0 X=1 A B/0 A/0 B B/0 C/0 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com C B/0 D/1 D B/0 A/0 7.9 Moore 型状态图 课 后 答 案 网 w.com 7.10 Mealy 型原始状态表 da 现态 h A .kB C D E F wG H I wJ K wL 次态/输出 Z X=0 X=1 B/0 C/0 D/0 E/0 J/0 K/0 F/0 G/0 H/0 I/0 A/0 A/0 A/0 A/0 A/0 A/0 A/0 A/1 L/0 M/0 N/0 P/0 A/0 A/0 M A/1 A/1 N A/0 A/1 P A/0 A/1 7.11 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 提示: 二进制数码串行加法器状态表 现态 yi-1 aibi=00 0 0/0 1 0/1 次态/输出 aibi =01 0/1 1/0 yi/Si aibi =11 1/0 1/1 aibi =10 0/1 1/0 课 后 答 案 网 7.12 提示: 状态分配后的状态图(一种方案) .com 7.13 波形图如下: www.khdaw 7.14 该电路为七进制计数器,具有自启动功能。状态图如下: 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 7.15 解:该电路有两个输入端和两个输出端,设两个输入端的输入变量分别为 A、B;两个 输出端的输出变量分别为 Y、Z。其中 A=1 表示输入 1 分,A=0 表示无输入;B=1 表示输入 2 分,B=0 表示无输入;Y=1 表示设备输出一盒火柴,Y=0 表示设备不输出一盒火柴;Z=1 表示设备退 1 分,Z=0 表示设备不退 1 分。 根据题意,电路应有 3 个状态、S1、S2,分别表示设备有 0 分,1 分和 2 分。则其状态 转换图如下: www.khdaw.com 7.16 D0 =Q1n,D1=Q2n,D2 =Q0n,电路图略。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 第8章 存储器与可编程逻辑器件om 8.1 存储器概述 .c 自测练习 课 后 答 案 网 1. 存储器中可以保存的最小数据单位是( )。 w (a) 位 (b) 字节 (c) 字 2. 指出下列存储器各有多少个存储单元?多少根地址线和数据线? (a) 2K×8 位 ( )( ) a (b) 256×2 位 ( )( ) (c) 1M×4 位 ( )( ) d 3. ROM 是( )存储器。 (a)非易失性 (b)易失性 (c)读/写 (d) 以字节组织的 h 4.数据通过( )存储在存储器中。 (a)读操作 (b)启动操作 .k (c)写操作 (d) 寻址操作 5.RAM 给定地址中存储的数据在( )情况下会丢失。 (a)电源关闭 (b)数据从该地址读出 (c)在该地址写入数据 (d)答案(a)和(c) w6.具有 256 个地址的存储器有( )地址线。 (a)256条 (b)6条 (c)8 条 (d)16 条 7.可以存储256字节数据的存储容量是( )。 (a)256×1位 (b)256×8位 ww(c)1K×4位 (d)2K×1位 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 答案: 1. a 2.(a) 2048×8,11 (b) 512,8 (c) 1024×1024×4,20 3.a 4.c 5.d 6.c m 7.b o 8.2 随机存取存储器(RAM) 课 后 答 案 网 .c 自测练习 1. 动态存储器(DRAM)存储单元是利用( )存储信息的,静态存储器 (SRAM)存储单元是利用( )存储信息的。 w 2. 为了不丢失信息,DRAM 必须定期进行( )操作。 3. 半导体存储器按读、写功能可分成( )和( )两大类。 4. RAM 电路通常由( )、( )和( )三部分组成。 a 5. 6116RAM 有( )根地址线,( )根数据线,其存储容量为( )位。 d 答案: 1.栅极电容,触发器 2.刷新 h 3.只读存储器,读/写存储器 4.地址译码,存储矩阵,读/写控制电路 .k 5.11,8,2K×8 位 8.3 只读存储器(ROM) w自测练习 1. ROM 可分为( )、( )、( )和( )几种类型。 2. ROM 只读存储器的电路结构中包含( )、( )和( )共三 w个组成部分。 3. 若将存储器的地址输入作为( ),将数据输出作为( ),则存储器 w 可实现组合逻辑电路的功能。 2 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 4. 掩膜 ROM 可实现的逻辑函数表达式形式是( )。 5. 28256 型 EEPROM 有( )根地址线,( )根数据线,其存储容量 为( )位,是以字节数据存储信息的。 6. EPROM 是利用( )擦除数据的,EEPROM 是利用( )擦除数据的。 7. PROM/EPROM/EEPROM 分别代表( )。 8.一个 PROM/EPROM 能写入( )(许多,一)次程序。 9.存储器 2732A 是一个( )(EPROM,RAM)。 10.在微机中,4 种存储类型为( )。 m 答案: 1.ROM,PROM,EPROM,EEPROM 2.存储矩阵,地址译码,输出控制电路 o 3.输入,输出 4.标准与或形式(最小项表达式) .c 5.15,8,32K×8 6.紫外线,电 7.可编程的只读存储器,可擦可编程的只读存储器,电可擦可编程的只读存储器 8.一次/许多 w 9.EPROM 10.寄存器,高速缓存,主存,外存 a 8.4 快闪存储器(Flash Memory) 课 后 答 案 网 d 自测练习 h 1. 非易失性存储器有( )。 (a)ROM 和 RAM (b)ROM 和闪存 (c)闪存和 RAM .k 2. Flash Memory 的基本存储单元电路由( )构成,它是利用( )保 存信息,具有( )性的特点。 3. Flash Memory 28F256 有( )和( )两种操作方式。 4. 从功能上看,闪存是( )存储器,从基本工作原理上看,闪存是( ) 存储器。 w5. Flash28F256 有( )根地址线,( )根数据线,其存储容量为 ( )位,编程操作是按字节编程的。 w答案: 1.b w 2.一个浮栅 MOS 管,浮栅上的电荷,非易失 3 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 3.只读存储方式,读/写存储方式 4.RAM,ROM 5.15,8,32K×8 8.5 存储器的扩展 自测练习 m 1. 存储器的扩展有( )和( )两种方法。 2. 如果用 2K×16 位的存储器构成 16K×32 位的存储器,需要( (a) 4 (b) 8 (c) 16 o 3. 用 4 片 256×4 位的存储器可构成容量为( )位的存储器。 4. 若将 4 片 6116 RAM 扩展成容量为 4K×16 位的存储器,需要( )片。 )根地址线。 课 后 答 案 网 .c (a) 10 (b) 11 (c) 12 (d)13 5. 将多片 1K×4 位的存储器扩展成 8K×4 位的存储器是进行( )扩展;若扩 展成 1K×16 位的存储器是进行( )扩展。 w 6. 256 × 4 的存储器有( )根数据线,( )根地址线,若该存储器的起始地 址为00H,则最高地址为( ),欲将该存储器扩展为1K × 8 的存储系统,需 要 256 × 4 的存储器( )个。 a 答案: d 1.字扩展,位扩展 2.C 3.256×16/1K×4 h 4.C 5.字,位 .k 6.4,8,FF,8 8.6 可编程阵列逻辑 PAL w自测练习 1. PAL 的常用输出结构有( )、( w2. 字母 PAL 代表( )。 3. PAL 与 PROM、EPROM 之间的区别是( w (a)PAL 的与阵列可充分利用 )、( )和 ( )。 )4 种。 4 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (b)PAL 可实现组合和时序逻辑电路 (c)PROM 和 EPROM 可实现任何形式的组合逻辑电路 4. 具有一个可编程的与阵列和一个固定的或阵列的 PLD 为( )。 (a)PROM (b)PLA (c)PAL 5. 一个三态缓冲器的三种输出状态为( )。 (a)高电平、低电平、接地 (b)高电平、低电平、高阻态 (c)高电平、低电平、中间状态 6. 查阅资料,确定下面各 PAL 器件的输入端个数、输出端个数及输出类型。 (a)PAL12H6 ( )( )( ) m (b)PAL20P8 ( )( )( ) (c)PAL16L8 ( )( )( ) o 答案: 1.输出结构,可编程输入/输出结构,寄存器输出结构,异或输出结构 .c 2.可编程阵列逻辑 3.B 4.C 5.B w 6.(a)12,6,高电平 (b)20,8,可编程极性输出 (c)16,8,低电平 课 后 答 案 网 a 8.7 通用阵列逻辑 GAL hd 自测练习 1.GAL 具有( ) .k (a)一个可编程的与阵列、一个固定的或阵列和可编程输出逻辑 (b)一个固定的与阵列和一个可编程的或阵列 (c)一次性可编程与或阵列 (d)可编程的与或阵列 w 2.GAL16V8 具有( )种工作模式。 3.GAL16V8 在简单模式工作下有( )种不同的 OLMC 配置;在寄存器模式工作下有( ) 种不同的 OLMC 配置;在复杂模式工作下有( )种不同的 OLMC 配置。 4.GAL16V8 具有( )。 w(a)16 个专用输入和 8 个输出 w(b)8 个专用输入和 8 个输出 5 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (c)8 个专用输入和 8 个输入/输出 (d)10 个专用输入和 8 个输出 5.如果一个 GAL16V8 需要 10 个输入,那么,其输出端的个数最多是( )。 (a)8 个 (b)6 个 (c)4 个 6.若用 GAL16V8 的一个输出端来实现组合逻辑函数,那么此函数可以是( )与项 之和的表达式。 (a)16 个 (b)8 个 (c)10 个 7.与、或、非、异或逻辑运算的 ABEL 表示法分别为( m 8.逻辑表达式 F = AB + AB + AB 用 ABEL 语言描述时,应写为( )。 )。 课 后 答 案 网 o 答案: 1.A .c 2.3 3.3,2,2 4.B 专用输入,专用组合输出,复合输入/输出(I/O),寄存器组合 I/O,寄存器输出 5.C w 6.8 7.B 8.&,#,!,$ a 9.A&B#A&!B#!A&B d 8.8 CPLD、FPGA 和在系统编程技术简介 h 自测练习 .k 1.PLD 器件的设计一般可分为( )、( )和( )三个步骤以及 ( )、 ( ) 和( ) 三个设计验证过程. 2.ISP 表示( )。 (a)在系统编程的 w(b)集成系统编程的 (c)集成硅片程序编制器 3.CPLD 表示( )。 (a)简单可编程逻辑阵列 (b)可编程交互连接阵列 w(c)复杂可编程逻辑阵列 (d)现场可编程逻辑阵列 4.FPGA 是( )。 w (a)快速可编程门阵列 (b)现场可编程门阵列 6 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com (c)文档可编程门阵列 (d)复杂可编程门阵列 5.FPGA 是采用( )技术实现互连的。 (a)熔丝 (b)CMOS (c)EECMOS (d)SRAM 6.PLD 的开发需要有( )的支持。 课 后 答 案 网 (a)硬件和相应的开发软件 (b)硬件和专用的编程语言 (c)开发软件 (d)专用的编程语言 m 答案: o 1. 设计输入,设计实现,编程,功能仿真,时序仿真,测试 2. a .c 3.c 4. b 5. d 6. a aw 习题 8.1 存储器有哪些分类?各有何特点? d 8.2 ROM 和 RAM 的主要区别是什么?它们各适用于哪些场合? 8.3 静态存储器 SRAM 和动态存储器 DRAM 在电路结构和读写操作上有何不同? 8.4 Flash Memory 有何特点和用途?它和其它存储器比较有什么不同? h 8.5 某台计算机系统的内存储器设置有 20 位的地址线,16 位的并行输入/输出端,试 计算它的最大存储容量? .k 8.6 试用 4 片 2114(1024×4 位的 RAM)和 3-8 译码器组成 4096×4 位的存储器 8.7 试用 4 片 2114RAM 连接成 2K×8 位的存储器。 8.8 PROM 实现的组合逻辑函数如图 P8.8 所示。 (1) 分析电路功能,说明当 ABC 取何值时,函数 F1=F2=1; www (2) 当 ABC 取何值时,函数 F1=F2=0。 7 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 A A B B C C W0 W1 W2 W3 W4 W5 W6 W7 F1 F2 m 图 P8.8 o 8.9 用 PROM 实现全加器,画出阵列图,确定 PROM 的容量。 8.10 用 PROM 实现下列多输出函数,画出阵列图。 .c F1= BCD + ABC + ABC + ABD +ABD F2= B D + A BD + AC D + A B D + A BC D F3= A BCD + A CD + AB C D + A BCD + A BC F4= BD + BD + ACD 8.11 PAL 器件的结构有什么特点? w 8.12 描述 PAL 与 PROM、EPROM 之间的区别。 8.13 任何一个组合逻辑电路都可以用一个 PAL 来实现吗?为什么? a 8.14 选用适当的 PAL 器件设计一个 3 位二进制可逆计数器。当 X=0 时,实现加法计 数;当 X=1 时,实现减法计数。 8.15 为什么 GAL 能取代大多数的 PAL 器件? d 8.16 试用 GAL16V8 实现一个 8421 码十进制计数器。 .kh 习题解答: 8.1 存储器有哪些分类?各有何特点?(基本题,第 1、2、3、4 节) 答:半导体存储器可分类为:ROM、RAM 和 Flash 存储器。 ROM 属于非易失性存储器,断电后所存数据不丢失。ROM 又可分为:掩膜 ROM、 w PROM、EPROM 和 EEPROM。掩模 ROM 和 PROM 是一次性编程的,EPROM 和 EEPROM 是可以重复编程的。掩模 ROM、PROM 和 EPROM 在正常工作时,所存数据是固定不变 的,只能读出,不能写入。只有 EEPROM 在正常工作时所存数据是可以读出,也可以写 入。 wRAM 也称为读/写存储器,是易失性存储器,断电后所存数据全部丢失。在正常工作 时可以随时读出,也可以随时写入,因而使用灵活,读写方便。RAM 分静态(SRAM)和 w动态(DRAM)存储器,它们的不同的特点是:DRAM 需要刷新电路保存数据,而 SRAM 8 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 不需要。 Flash 闪存是理想的大容量、非易失性和可读可写的存储器,且存储速度较快,读写方 便。所存数据在没有电源的情况下可以无限定地保存下来。 8.2 ROM 和 RAM 的主要区别是什么?它们各适用于哪些场合?(基本题,第 1、2、3 节) 答:ROM 和 RAM 的主要区别是:ROM 属于非易失性存储器,断电后所存数据不丢 失;而 RAM 是易失性存储器,断电后所存数据全部丢失。 ROM 通常用来存放不需要经常修改的程序或数据,如计算机系统中的 BIOS 程序、系 m 统监控程序、显示器字符发生器中的点阵代码等。 静态 RAM 存储电路由于 MOS 管较多,集成度不高,但不需要刷新电路,外部控制 逻辑电路简单,且存取速度比动态 RAM 快,因而通常用作微型计算机系统中的高速缓存 o (Cache)。 动态 RAM 与静态 RAM 相比,其基本存储单元所用的 MOS 管少,存储密度高、功耗 .c 低。但存取速度比静态 RAM 慢,需要定时刷新。但由于 DRAM 的高存储密度、低功耗及 价格便宜等突出优点,使之非常适用于在需要大容量的系统中用作主存储器。现代计算机 均采用各种类型的 DRAM 作为可读写主存。 w 8.3 静态存储器 SRAM 和动态存储器 DRAM 在电路结构和读写操作上有何不同? (基本题,第、2、3 节) 答: SRAM 和 DRAM 在电路结构上的不同是:DRAM 电路中有刷新电路,而 SRAM a 没有。这是因为 DRAM 电路是利用栅极电容保存信息的,而电容存在漏电效应,为保证信 息不因漏电丢失,所以必须定期对电路进行刷新。 d SRAM 和 DRAM 的读/写操作由 CS片选信号、 WE 读/写信号(和 OE 输出允许信号) 控制。当 CS =0 时,RAM 为正常工作状态,若 WE =1,则执行读操作,存储单元里的数据 将送到输入/输出端上;若 WE =0,则执行写操作,加到输入/输出端上的数据将写入存储单 h 元;当 CS=1 时,RAM 的输入/输出端呈高阻状态,即不能对 RAM 进行读/写操作。所不同 的是对于动态存储器 DRAM 的每一次的读/写操作实质上是对单管动态存储电路信息的一 .k 次恢复或增强。 8.4 说明 Flash Memory 有何特点和用途。它和其它存储器比较有什么不同?(基本题, 第 4 节) w答:Flash Memory 是一种具有较高存储容量、较低价格、可在线擦除与编程的新一代 读写存储器,从基本工作原理上看,闪存属于 ROM 型存储器,但由于它又可以随时改写 其中的信息,所以从功能上看,它又相当于随机存储器 RAM。从这个意义上说,传统的 ROM 与 RAM 的界限和区别在闪存上已不明显。它的这些独特性能使其广泛应用于包括嵌 w入式系统、仪器仪表、汽车器件以及数码影音产品中。 w Flash Memory 和其它存储器比较其不同点可通过下表体现: 9 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 内存类型 非易失性 高密度 一个晶体管单元 系统内部写能力 闪存 是 是 是 是 SRAM 不是 不是 不是 是 DRAM 不是 是 是 是 ROM 是 是 是 不是 EPROM 是 EEPROM 是 是 不是 是 不是 不是 是 8.5 某台计算机系统的内存储器设置有 20 位的地址线,16 位的并行输入/输出端,试计 m 算它的最大存储容量? (基本题,第 1 节) 答:它的最大存储容量为:220×16 位=1M×16 位 o 8.6 试用 4 片 2114(1024×4 位的 RAM)和 3-8 译码器组成 4096×4 位的存储器。 .c 解:将 4 片 2114 扩展成 4096×4 位的存储器,只须字扩展,位不变,地址线为 12 个, 其中低 10 位作为 2114 的地址输入。由于译码器要求采用 3-8 译码器,故译码器的地址输 入端只有两位 A10A11,高位设置为 0,另外的 3 个控制信号应如图所示。(综合题,第 5 节) 课 后 答 案 网 aw I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 d A0 h A1 ┇ A9 .k R/W A10 A11 0 w 1 0 ww0 A0 A1…A9 R/W CS A Y0 B Y1 C Y2 G1 Y3 G2A ┇ G2B Y7 3-8 译码器 A0 A1…A9 R/W CS A0 A1…A9 R/W CS A0 A1…A9 R/W CS 10 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 8.7 试用 4 片 2114 RAM 连接成 2K×8 位的存储器。(综合题,第 5 节) 解:将 4 片 2114 扩展成 2K×8 位的存储器,字位均需扩展,即先进行位扩展,再进 行字扩展。位扩展时,将 4 片 2114 分成 2 组,每组 2 片,2 片 2114 的地址线、 R/W 、 CS 均连在一起,数据输入/输出线并行作为输入/输出线;再将 2 组进行字扩展,扩展时,地 址线的低 10 位与 2 组的地址线相连,高位地址接其中一组的片选,再经一非门接另一组的 片选,所有的 2114 的 R/W 接在一起,2 组的数据输入/输出线对应连在一起作为扩展后的 数据输入/输出线。 .com I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 2114 RAM I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 I/O0 I/O1 I/O2 I/O3 2114 RAM A0 w A1 ┇ A9 a R/W A10 A0 A1…A9 R/W CS A0 A1…A9 R/W CS A0 A1…A9 R/W CS 1 A0 A1…A9 R/W CS 课 后 答 案 网 d 8.8 PROM 实现的组合逻辑函示数。如图 P8.8 所 (综合题,第 3 节) h 分析:(1)说明当 ABC 取何值时,函数 F1=F2=1; (2) 当 ABC 取何值时,函数 F1=F2=0。 .kA A B B wC C W0 W1 W2 W3 W4 W5 W6 W7 w F1 F2 w 图P8.8 11 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 解:根据 PROM 的点阵图可写出输出函数: F1= m0+m1+m3+m5 F2= m3+m5 +m6+m7 可知(1)当 ABC=011 或 ABC=101 时,F1=F2=1 (2)当 ABC=010 或 ABC=100 时,F1=F2=0 8.9 用 PROM 实现全加器,画出阵列图,确定 PROM 的容量。(综合题,第 1、3 节) 解:列全加器真值表如下 Ai Bi C i-1 m 0 0 0 001 o 0 1 0 011 100 .c 1 0 1 110 111 Si C i+1 00 10 10 01 10 01 01 11 根据真值表可得输出函数 Si = m1+m2+m4+m7 w C i+1= m3+m5+m6+m7 其点阵图如下,PROM 的容量为 8×2 位。 课 后 答 案 网 a Ai Ai Bi d Bi C i-1 .kh Ci-1 W0 W1 W2 W3 W4 W5 W6 W7 Si Ci+1 8.10 用 PROM 实现下列多输出函数,画出阵列图。(综合题,第 3 节) F1= BC D + A BC + A BC + ABD +ABD wF2= BD + A BD + ACD + A BD + A BC D F3= A BCD + A CD + AB C D + A BCD + A BC F4= BD + BD + ACD w解:由于 PROM 实现的逻辑函数的形式为最小项形式,首先将输出函数转化成最小项形式, 即有: w F1= BC D + A BC + A BC + ABD +ABD=∑m(0,2,3,7,10,11,14,15) 12 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com F2= B D + A BD + AC D + A B D + A BC D =∑m(0,2,4,6,9,10,11,12,14) F3= A BCD + A CD + AB C D + A BCD + A BC =∑m(1,5,10,11,12,) F4= BD + BD + ACD =∑m(0,2,5,7,8,10,11,13,15) 故可选用 16×4 位的 PROM,如图习题 8.10 点阵图所示。 A A B B m C C o D D W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W 13 W14 W15 .c 1 F1 F2 F3 F4 w 习题 8.10 点阵图 课 后 答 案 网 a 8.11 PAL 器件的结构有什么特点?(基本题,第 6 节) 答:PAL 器件的结构由可编程的与阵列、固定的或阵列和可编程的输出逻辑电路三部 d 分组成。其输出逻辑可分为多种输出及反馈电路,因而构成了各种型号的 PAL 器件。根据 PAL 器件的输出结构和反馈电路的不同,可将它们大致分成专用输出结构、可编程输入/ 输出结构、寄存器输出结构、异或输出结构等几种类型。在实际应用中,可根据具体的要 h 求不同,选用不同的输出结构的 PAL 器件。 .k 8.12 描述 PAL 与 PROM、EPROM 之间的区别。(综合题,第 3、6 节) 答:区别是 PROM 和 EPROM 由固定的与阵列和可编程的或阵列构成,而 PAL 是由 可编程的与阵列、固定的或阵列和可编程输出逻辑电路三部分组成,因此 PROM 和 EPROM 只能实现组合逻辑电路,而 PAL 由于有可编程的输出逻辑电路,不仅可以实现组合逻辑电 路,而且可以实现时序逻辑电路。 w 8.13 任何一个组合逻辑电路都可以用一个 PAL 来实现吗?为什么?(基本题,第 6 节) 答:不可以,一个 PAL 的输入变量是一定的,所以 PAL 的应用受输入变量的限制。 w8.14 选用适当的 PAL 器件设计一个 3 位二进制可逆计数器。当 X=0 时,实现加法计数; 当 X=1 时,实现减法计数。(综合题,第 6 节) w 解:3 位二进制可逆计数器是一个时序逻辑电路,且有 3 个输出,故选用 PAL16R4 较 13 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 合适。根据要求,3 位二进制可逆计数器的状态表如下: X Q2Q1Q0 Q2 n+1Q1 n+1Q0 n+1 X Q2Q1Q0 Q2 n+1Q1 n+1Q0 n+1 0 000 001 1 000 111 0 001 010 1 111 110 0 010 011 1 110 101 0 011 100 1 101 100 0 100 101 1 100 011 m 0 101 110 1 011 010 0 110 111 1 010 001 0 111 000 1 001 000 课 后 答 案 网 o 由状态表可得次态方程: .c Q2 n+1= XQ2Q1+ Q2Q1Q0 + XQ2Q0 + XQ2Q1Q0 + XQ2Q1Q0 Q1 n+1= XQ1Q0 + XQ1Q0 + XQ1Q0 + XQ2Q1Q0 Q0 n+1= Q0 由于 PAL16R4 的输出端设置为反相三态缓冲器,故次态方程应取反,则有: w D2= Q2 n+1= XQ1Q0 + XQ1Q0 + XQ1Q0 + XQ2Q1 + XQ1Q0 D1= Q1 n+1= XQ2Q1 + Q2Q1Q0 + XQ2Q0 + XQ2Q1Q0 + XQ2Q1Q0 a D0= Q0 n+1=Q0 其电路图如习题 8.14 电路图所示。 d 8.15 为什么 GAL 能取代大多数的 PAL 器件?(基本题,第 7 节) 答: 这是因为 GAL 的输出结构配置了输出逻辑宏单元 OLMC(Output Logic Macro Cell),用户可以通过编程选择输出结构,它既可以编程为组合逻辑电路输出,又可以编程 h 为寄存器输出;既可以输出低电平有效,又可以输出高电平有效等等。这样 GAL 器件就 可以在功能上通过编程代替 PAL 的各种输出结构。 .k 8.16 试用 GAL16V8 实现一个 8421 码十进制计数器。(综合题,第 7 节) 解:8421 码十进制计数器的状态表如下所示: Q3Q2Q1Q0 Q3n+1Q2 n+1Q1 n+1Q0 n+1 C w0000 0001 0 0001 0010 0 0010 0011 0 0011 0100 0 w0100 0101 0 0101 0110 0 0110 0111 0 w 0111 1000 0 Q3Q2Q1Q0 Q3n+1Q2 n+1Q1 n+1Q0 n+1 C 1000 1001 0 1001 0000 1 1010 dddd d 1011 dddd d 1100 dddd d 1101 dddd d 1110 dddd d 1111 dddd d 14 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 根据状态表可得次态方程: Q3n+1= Q3Q1Q0 + Q2Q1Q0 Q2 n+1= Q2Q1 + Q2Q1Q0 + Q2Q1Q0 Q1 n+1= Q1Q0 + Q3Q1Q0 Q0 n+1= Q0 进位输出函数: C=Q3Q0 考虑计数器的实用性,增加了清零、送数功能,修改后的状态方程为: Q3n+1=( Q3Q1Q0 + Q2Q1Q0 ) CLR +LD3 m Q2 n+1=( Q2Q1 + Q2Q1Q0 + Q2Q1Q0 ) CLR +LD2 Q1 n+1=( Q1Q0 + Q3Q1Q0 ) CLR +LD1 o Q0 n+1= Q0 CLR +LD0 .c 进位输出函数: C=Q3Q0 CLR 上式中, CLR 为清零信号,LD 为置数信号。 适用于 FM 软件规范的用户源文件如下: GAL16V8 DECIMAL COUNTER 课 后 答 案 网 w WUAND SHE COUNT CLK CLR LD3 LD2 LD1 LD0 NC NC NC GND a OE NC NC NC Q0 Q1 Q2 Q3 C VCC ;EQUATIONS d Q3:=Q3*/Q1*/Q0*/CLR+Q2*Q1*Q0*/CLR+LD3 Q2:=Q2*/Q1*/CLR+/Q2*Q1*Q0*/CLR +Q2*Q1*/Q0+LD2 h Q1:=Q1*/Q0*/CLR+/Q3*/Q1*Q0+LD1 Q0:=/Q0*/CLR+LD0 .k C:=Q3* Q0*/CLR C.OE=VCC DESRIPTION CLK 1 20 VCC CLR 2 19 C LD3 3 18 Q3 LD2 4 17 Q2 LD1 5 GAL16V8 16 Q1 LD0 6 15 Q0 NC 7 14 NC NC 8 13 NC NC 9 12 NC GND 10 11 OE 习题 8.16 引脚配置 w实现 8421 码十进制计数器的引脚配置如习题 8.16 引脚配置所示。其具体的实现过程, ww请参考相应的 GAL 应用资料。 15 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com CLK1 课 后 答 案 网 X2 om 3 .c 4 w 5 a 6 hd 7 .k 8 www 9 习题 8.14 电路图 19 18 Q2 DQ ›Q 17 Q2 Q1 DQ ›Q 16 Q1 Q0 DQ ›Q 15 Q0 14 DQ ›Q 13 12 11 OE 16 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 9.1 概述 自测练习 1.将数字量转换成模拟量的电路称为( 数模转换器 2.将模拟量转换成数字量的电路称为( 模数转换器 3.传感器传送过来的信号要经过(模数转换器 数字系统所识别,数字系统发出的信号要经过(数模转换器 m 拟信号才能被执行机构所识别。 ),简称( DAC )。 ),简称( ADC )。 )转换为数字信号才能被 )转换为模 o 9.2 D/A 转换器 .c 自测练习 1.D/A 转换器的转换特性,是指其输出(模拟量 )(模拟量,数字量)和输入(数字 量 )(模拟量,数字量)之间的转换关系。 2.如果 D/A 转换器输入为 n 位二进制数 Dn-1Dn-2…D1D0,Kv 为其电压转换比例系数, w 则 输 出 模 拟 电 压 为 ( 课 后 答 案 网 vo = K v (d n−1 ⋅ 2n−1 + d n−2 ⋅ 2n−2 + ⋯ + d1 ⋅ 21 + d0 ⋅ 20 ) )。 a 3.常见的 D/A 转换器有二进制权电阻网络 D/A 转换器、倒 T 型电阻网络 D/A 转换器、权 电流型 D/A 转换器、权电容网络 D/A 转换器、以及开关树型 D/A 转换器等几种类型。 d 4.如分辨率用 D/A 转换器的最小输出电压 VLSB 与最大输出电压 VFSR 的比值来表示。则 8 位 D/A 转换器的分辨率为( 1 )。 h28 −1 5.已知D/A转换电路中,当输入数字量为 10000000 时,输出电压为 6.4V,则当输入为 01010000 时,其输出电压为( 4V )。 .k 9.3 A/D 转换器 w 自测练习 w1.A/D 转换器的转换过程通过采样、保持、量化和编码四个步骤完成。 2.A/D 转换器采样过程中要满足采样定理,即采样频率(的一半大于 w的最大频率。 )输入信号 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 3.A/D 转换器量化误差的大小与(量化的方法 )和(编码位数 )有关。 4.A/D 转换器按照工作原理的不同可分为(直接 )A/D 转换器和( 间接 ) A/D 转换器。 5.如果将一个最大幅值为 5.1V 的模拟信号转换为数字信号,要求模拟信号每变化 20mV 能使数字信号最低位 LSB 发生变化,那么应选用( 8 )位的 A/D 转换器。 6.已知 A/D 转换器的分辨率为 8 位,其输入模拟电压范围为 0~5V,则当输出数字量为 10000001 时,对应的输入模拟电压为( 2.53V )。 m 习题 9.1 某 D/A 转换器的电阻网络如图所示。若 VREF = 10V,电阻 R=10 kΩ,试问输出电压 vO 应为多少伏? .co 8R 4R 2R R VREF 8R 8R 4R 2R R vO VREF 课 后 答 案 网 w 习题 9.1 图 a 解: vO = VREF 28 (25 × 1 + 2 × 1) ≈ 1.33V d 9.2 八位权电阻 D/A 转换器电路如图所示。输入 D=D7D6…D0,相应的权电阻 R7=R0/27, R6=R0/26,…,R1=R0/21,已知 R0=10MΩ,RF=50kΩ,VREF=10V。 (1)求 vO 的输出范围。 h (2)求输入 D=10010110 时的输出电压。 VREF RF .kD7 S7 R7 D6 S6 R6 vO + D0 S0 R0 R w 习题 9.2 图 ww ∑ ∑ 解:1)vO = − VREF • R0 Rf 7 2i Si i=0 = − 1 20 7 i=0 2i Si 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com vomin = −12.75V , vomax = 0V 2) 输入 D=10010110 时的输出电压为: ∑ ∑ vO = − VREF • R0 Rf 7 2i Si i=0 = − 1 20 7 2i Si i=0 = − 1 × 150 = 20 −7.5V 9.3 10 位倒 T 形电阻网络 D/A 转换器如图所示,当 R=Rf 时:(1)试求输出电压的取值范围; (2)若要求电路输入数字量为 200H 时输出电压 VO=5V,试问 VREF 应取何值? w.com 解:vO = − VREF 2n NB 习题 9.3 图 课 后 答 案 网 a [ ( )] (1) vO = − VREF 210 0~ 210 − 1 = −⎜⎛ ⎝ 0 ~ 1023 1024 VREF ⎟⎞ ⎠ hd (2) 5 = − VREF 210 (200H) .k 5 = − VREF ×512 1024 VREF = −10V w 9.4 n 位权电阻 D/A 转换器如图所示。(1)试推导输出电压 vO 与输入数字量的关系式;(2) 如 n=8,VREF=-10V,当 Rf= 1 R 时,如输入数码为 20H,试求输出电压值。 ww 8 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com m 习题 9.4 图 解 : (1) o ( ) VREF R Dn−1 ⋅ 2n−1 + Dn−2 ⋅ 2n−2 + Dn−3 ⋅ 2n−3 + ⋯ + D0 ⋅ 20 = − vO Rf .c ( ) vO = − VREFR f R Dn−1 ⋅ 2n−1 + Dn−2 ⋅ 2n−2 + Dn−3 ⋅ 2n−3 + ⋯ + D0 ⋅ 20 w vO = − VREFR f R NB 10 5 a (2) vO = 8 × 20H = × 32 = 40V 4 9.5 由 AD7520 组成双极性输出 D/A 转换器如图所示,根据电路写出输出电压 vO 的表达式。 课 后 答 案 网 www.khd 解:vO = − VREFR F 210 R NB − VBR F RB 习题 9.5 图 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 9.6 并联比较型 A/D 转换器电路如图所示。Ci 为比较器,当输入 V+>V-时,比较器输出为 1,反之比较器输出为 0。求 vI 分别为 9V,6.5V,4V,1.5V 时,电路对应的二进制输出 CBA。 VREF (+10V) R/2 - vI + C3 R C2 + R - m C1 + R C0 o + R/2 1D Q FF3 CI 1D Q FF2 & CI & 1D Q CI FF1 & 1D Q FF0 CI C 1B &A CP .c 习题 9.6 图 解:当 vI 为 9V 时,电路对应的二进制输出 CBA=100 当 vI 为 6.5V 时,电路对应的二进制输出 CBA=011 w 当 vI 为 4V 时,电路对应的二进制输出 CBA=010 当 vI 为 1.5V 时,电路对应的二进制输出 CBA=001 9.7 计数型 A/D 转换器电路如图所示。设三位 D/A 转换器的最大输出为+7V,CP 的频率 a fCP=100kHz,A/D 转换前触发器处于 0 状态。在图示输入波形条件下画出输出波形,并说 明完成转换时计数器的状态及完成这次转换所需的时间。 课 后 答 案 网 d偏移电压△/2 hvI vO .k+ - - v’O 三位 D/A 转换器 + D0 D1 D2 VC CP & CK CI Q 1D FF0 CI Q 1D FF1 CI Q 1D FF2 wCP wt VcK wt vI 5.75V t vO t 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 解:波形如下: 习题 9.7 图 m vO o CP .c VcK w vI a vO t t 5.75V t 课 后 答 案 网 d 5.5V 4.5V 3.5V 2.5V h 1.5V 0.5V t www.k 完成转换时计数器的状态是 110,及完成这次转换所需的时间是 0.06ms 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 www.khdaw.com 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 自测练习 1.获得矩形脉冲的方法通常有两种:一种是( );另一种是( )。 2.触发器有( )个稳定状态,分别是( )和( )。 3.单稳态触发器有( )个稳定状态。 4.多谐振荡器有( )个稳定状态。 1. 用脉冲产生电路直接产生;对已有的信号进行整形产生。 2. 2,0,1 m 3.1 4. 0 课 后 答 案 网 .co 自测练习 1.多谐振荡器( )(需要,不需要)外加触发脉冲的作用。 2.利用门电路的传输延迟时间,将( )(奇数,偶数,任意)个非门首尾相接就构成一 w 个简单的多谐振荡器。 3.多谐振荡器的两个暂稳态之间的转换是通过( )来实现的。 a 4.石英晶体振荡器的振荡频率由( 5.石英晶体振荡器的两个优点是( )(R,C,晶体本身的谐振频率 fs )决定。 )和( )。 d 1. 不需要 2. 奇数 h 3. R、C 的充放电。 .k 4. 晶体本身的谐振频率 fs 。 5. 频率精确,稳定性好。 自测练习 w 1.单稳态触发器有( )个稳定状态和( )个暂稳态。 2.单稳态触发器(需要,不需要)外加触发脉冲的作用。 3.单稳态触发器的暂稳态持续时间取决于( ),而与外触发信号的宽度无关。 4.为了使单稳态触发器电路正常工作,对外加触发脉冲的宽度要求是( )。 w5.74LS121 是( )(可重复触发,不可重复触发)单稳态触发器,74LS123 是( ) (可重复触发,不可重复触发)单稳态触发器。 w6.使用 74LS121 构成单稳态触发器电路时,外接电容 Cext 接在( )脚和( )脚之间, 外接电阻 Rext 接在( )脚和( )脚之间。它的输出脉宽为( )。 7.使用 74LS121 构成单稳态触发器电路时,若要求外加触发脉冲为上升沿触发,则该触发 脉冲应输入到( )(3、4、5)脚。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 8.使用 74LS121 构成单稳态触发器电路时,若要求外加触发脉冲为下降沿触发,则该触发 脉冲应输入到( )(3、4、5)脚。 1.1, 1 2.需要 3.外接 RC 4.触发脉冲的宽度小于暂稳态持续时间 5.不可重复触发,可重复触发 6.10.11.11.14.0.7 RC 7.5 m 8.3 或 4 自测练习 1.施密特触发器的特点是,输入信号幅值增大时的触发阈值电压和输入信号幅值减少时的 o 触发阈值电压( )(相同,不相同)。 2.典型施密特触发器的回差电压是( )伏。 .c 3.利用施密特触发器可以把正弦波、三角波等波形变换成( )波形。 4.在图 10-19 所示电路中,如果需要产生 2kHz 的方波信号,其电容值为( )。 5.在图 10-19 所示电路中,充电时间( )(大于,小于,等于)放电时间。 6.在图 10-19 所示电路中,RC 回路的电阻值要小于( ),原因是( )。如果使用 10 w kΩ电阻,则发生的现象是( )。 7.使用集成电路手册查找 74HC14 芯片,当电源供电电压为 6V 时,该施密特触发器的上、 下限触发阈值电压分别为( )和( )。 课 后 答 案 网 a 1.不相同 d 2. 1V 3. 矩形波 4. R=800Ω时,C 为 0.4375μF h 5. 小于 6. 1KΩ;电阻值过大,电容电压将不会低于 VT-;无波形。 .k 7. 3.14V,1.89V 自测练习 1.555 定时器的 4 脚为复位端,在正常工作时应接( )(高,低)电平。 w 2.555 定时器的 5 脚悬空时,电路内部比较器 C1、C2 的基准电压分别是( )和( )。 3.当 555 定时器的 3 脚输出高电平时,电路内部放电三极管 T 处于( )(导通,截止) 状态。3 脚输出低电平时,三极管 T 处于( )(导通,截止)状态。 4.TTL555 定时器的电源电压为( )伏。 w5.555 定时器构成单稳态触发器时,稳定状态为( )(1,0),暂稳状态为( )(1,0)。 6.555 定时器可以配置成三种不同的应用电路,它们是( )。 w7.555 定时器构成单稳态触发器时,要求外加触发脉冲是负脉冲,该负脉冲的幅度应满足 ( )( uI > 1 3 VCC , uI < 1 3 VCC ),且其宽度要满足( )条件。 8.在图 10-24 所示单稳态触发电路中,R=10kΩ,C=50μF,则其输出脉冲宽度为( )。 9.555 定时器构成多谐振荡器时,电容电压 uC 将在( )和( )之间变化。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 10.在图 10-26 所示电路中,充电时间常数为( );放电时间常数为( )。 11.在图 10-26 所示电路中,如果 R1=2.2kΩ, R2=4.7kΩ,电容 C=0.022μF。则该电路的 输出频率为( ),占空比为( )。 1. 高 2. 2 3 U CC , 1 3 U CC 3. 截止,导通 4. 5-18V 5. 0,1 m 6. 单稳,多谐,施密特 o 7. uI < 1 3 VCC ,小于 tW 8. 0.55 秒 .c 9. 1 3 U CC , 2 3 UCC 10. (R1 + R2 )C , R2C 11.5.6MHz,59% 课 后 答 案 网 aw 习题 10.1 根据习题 10.1 图所示的输入信号,画出施密特触发器的输出波形。 d 1 A 输出 B .kh VT+ A VT- wB ww 习题10.1图 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 10.2 使用 7414 施密特触发器集成电路设计多谐振荡器,振荡电路的工作频率为 5kHz,要求 画出电路图并注明引脚编号。 uI 1 1 uo1 R 2 314 uo2 7414 C 7414 由 f ≈ 0.7 = 5000Hz ,若取 R=800 欧(必须小于 1K),则 C=0.175 微法。 RC m 10.3 使用 7414 和 7407 集成电路设计施密特触发器电路,要求输入交流信号幅度为 5V 时, 输出方波的峰峰值为 10V。并画出输出波形。 .co 1 uI 10V R=1K 1 uo 7414 7407 课 后 答 案 网 w 输出波形略。 10.4 习题 10.4 图所示是用施密特触发器构成的脉冲展宽电路,试分析其工作原理。如果输 入波形如图所示,请画出 A 点和输出端的波形。 hda 输入 7406 1 VCC R A C 74C14 1 输出 .k 输入 解: wVI wwVA 习题 10.4 图 V0 tw 上述波形是在 Vcc=10V、R=10K、C=5~10 微法情况下得到的。输入波形与输出波形的 周期相等,但占空比不同,tw 的大小与 R、C 及 Vcc 有关:Vcc 增大,,tw 变小;R、C 增 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 大,tw 增大。 10.5 使用 74LS121 集成电路设计不可重复触发单稳态触发器,要求在输入脉冲的上升沿进 行触发,且输出脉冲宽度为 10ms。 解:74LS121 集成电路中,输入脉冲从 B 脚输入,A1、A2 脚接地,由 tW = 0.7RC ,确定 R=14.3 千欧,C=1 微法. 10.6 使用 74LS122 集成电路设计可重复触发单稳态触发器,要求在输入脉冲的上升沿进行 触发,且输出脉冲宽度为 10ms。 .com 10.7 利用两片集成单稳态触发器 74LS121 可构成一个多谐振荡器,说明其工作原理,并画 w 出电路图。 解:开关 S 从闭合变为断开时,B 端产生上升沿而使单稳Ⅰ进入暂稳态,脉宽为 0.7R1C1, 随 后其输出的下降沿又使单稳Ⅱ进入暂稳态,脉宽为 0.7R2C2 。接着单稳Ⅱ输出的脉冲下降 a 沿又使单稳Ⅰ进入暂稳态,如此循环往复不断产生脉冲形成一个多谐振荡器,其周期为: T=0.7(R1C1+R2C2)。 www.khd 10.8 使用555 定时器设计单稳态触发器,要求输出脉冲宽度为1 秒。 解:如图。 由 T=1.1RC 确定 R、C 的值:若 C=100 微法,计算 R=10k。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com VCC R 84 7 uO 3 6 555 5 uI C 2 1 0.01μF 10.9 习题 10.9 图所示为一个防盗报警电路,a、b 两端被一细铜丝接通,此铜丝置于小偷必 m 经之处。当小偷闯入室内将铜丝碰断后,扬声器即发出报警声(扬声器电压为 1.2V,通过 电流为 40mA)。(1)试问 555 定时器接成何种电路?(2)简要说明该报警电路的工作原理。 (3)如何改变报警声的音调? .co S R1 84 7 a VCC 555 R2 63 w 2 1 b C 课 后 答 案 网 da 8 习题 10.9 图 解:(1)555 定时器接成为“多谐振荡器电路”。 h (2)正常情况下,a、b 两端被一细铜丝接通,555 定时器的 4 脚为低电平使其输出端 3 脚 复位,无声音;当小偷闯入室内将铜丝碰断后,则 4 脚为高电平,多谐振荡器正常工作,输 .k 出端 3 脚产生连续的方波信号,此时扬声器即发出报警声。 (3)通过改变输出信号的振荡周期即改变电阻、电容的值即可改变音调。 10.10 分别以集成单稳态触发器 74LS121 和 555 定时器为主要器件,设计两种不同的“脉冲 w 展宽电路”:将窄脉冲波形 V1 展宽为波形 V2,请画出设计的电路图。 ww V1 V2 习题 10.10 图 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 课 后 答 案 网 解:(1)将 V1 信号作为集成单稳态触发器 74LS121 的触发脉冲,且为上升沿触发,即将 V1 信号接入 B 脚 ,A1、A2 脚接地,并接入外加电阻、电容,则其输出端信号即为 V2 信 号。 (2)将 555 定时器接成单稳态触发器形式,并将 V1 信号通过一个非门后作为触发脉冲(因 为 555 定时器为下降沿触发),则输出端产生的信号为 V2 信号。 上述两种电路图略。 10.11 用两个 555 定时器可以组成如习题 10.11 图所示的模拟声响电路。适当选择定时元件, 当接通电源时,可使扬声器以 1kHz 频率间歇鸣响。 (1) 说明两个 555 定时器分别构成什么电路。 m (2) 改变电路中什么参数可改变扬声器间歇鸣响时间? (3) 改变电路中什么参数可改变扬声器鸣响的音调高低? daw.co 习题10.11图 解:(1)2 个 555 定时器均接成为“多谐振荡器”。 h (2)改变 R1A, R2A,CA 可改变扬声器间歇鸣响时间. .k (3) 改变 R1B, R2B,CB 可改变扬声器的音调高低. 10.12 用两级 555 定时器构成单稳态电路,实现习题 10.12 图所示输入电压 uI 和输出电压 uo 波形之间的关系,并确定定时电阻 R 和定时电容 C 的数值。 wuI w →1.5μs ← w uo → 2μs ← 习题 10.12 图 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 解:如图,两级 555 定时器构成单稳态电路,在每个单稳态电路的 2 脚前面接入一个微分电 路(R1、C1 构成),使触发信号为下降沿的窄脉冲形式。第 1 个单稳态电路的输出脉冲宽 度设计为 2 微秒;第 2 个单稳态电路的输出脉冲宽度设计为 1.5 微秒,即可实现输入电压 uI 和输出电压 uo 波形之间的关系。 VCC 课 后 答 案 网 R m uI C1 C www.khdaw.co R1 84 7 3 6 555 5 21 uO1 0.01μF VCC R C1 C R1 84 7 3 6 555 5 21 uO2 0.01μF 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 第 11 章 自测练习与习题答案 11.1 自测练习 11.1.1. (a) 11.1.2. (a) 11.1.3. (b) 11.1.4. (c) 11.1.5. (d) m 11.1.6. (c) 11.1.7. (d) o 11.2 自测练习 课 后 答 案 网 .c 11.2.1. 11.2.2. 11.2.3. w 11.2.4. 11.2.5. 11.2.6. a 11.2.7. (b) (d) (b) (a) (b) (T1,T3), (T2,T4) (T1,T4), (T3,T2) d 11.3 自测练习 11.3.1. (a) h 11.3.2. (d) 11.3.3. (低电平) .k 11.3.4. (禁止) 习题解答 w 11.1 (a) 0.9V (b)1.4V 11.2 “与非”门电路图如图 11-1 所示。当 A = B = 1 时电路中每个晶体管的状态如下: T1: 截至,但是基-集结正偏 wT2:导通 T3:截至 w T4:导通 11.3 忽略 Vce,当 T3 和 T4 导通时,I4 = 33.8mA。如果 R4 = 0,I4 将为无限大。R4 通过推 拉输出电路输出晶体管限制电流 11.4 VOL 将增加。IOL 值是输出电压没有上升到 0.4V 时输出晶体管能“吸收”的最大电 流。 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com 11.5 当 A = 0 时,T1、T4 导通,T2、T3 截至 当 A = 1 时,T1、T4 截至,T2、T3 导通 11.6 图腾柱输出,或叫推拉式输出 11.7 集电极开路 TTL 门电路。正常工作时需外界上拉电阻 11.8 (a)IOL 来自负载,IOH 流向负载 (b)低电平 (c)转换时间快,功耗消耗低;从低电平转换到高电平期间有较大的电流尖脉冲 (d)没有多发射极晶体管 (e)OC 门和三态门 11.9 (a) NMOS (b)PMOS m 11.10 (a)F = A+B (b)F=A o 11.11 (a)F = AB + CD (b) F = (A + B) ?(C D) 11.12 .c 11.13 11.14 见图习题 11.12 答案图 见图习题 11.13 答案图 三态 CMOS 反相器 11.15 w 11.16 11.17 通过 1KΩ电阻连接到+VCC;连接到另一个使用的输入端上。 通过 1KΩ电阻连接到地端;连接到另一个使用的输入端上。 通过 1KΩ电阻连接到地端;连接到另一个使用的输入端上。 课 后 答 案 网 www.khda 习题11.12答案图 习题 11.13 答案图 若侵犯了您的版权利益,敬请来信通知我们! ℡ www.khdaw.com

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。