首页资源分类PCB layout > PCB Layout 基本规则指南

PCB Layout 基本规则指南

已有 445117个资源

下载专区

上传者其他资源

    文档信息举报收藏

    标    签:PCB规则

    分    享:

    文档简介

    详细介绍了PCB的绘画要求,以及工艺的实现

    文档预览

    PCB Layout 基本规则指南 1、 目的 规范研发系统板卡PCB Layout 设计行为。确定PCB Layout 设计行为必须遵守的基本规则。提高PCB Layout 设计工作效率和设计质量。向新员工提供PCB Layout设计行为指南。向硬件设计工程师提供需对PCB Layout 结果检查的项目的指南 2、 适用范围 研发系统产品开发、产品维护、预研过程中所有的板卡PCB Layout设计工作 3、 术语和定义 PCB Layout:将硬件设计原理图转化为PCB的设计全过程 4、 职责与权限 硬件工程师:负责原理图设计的正确性(包括连接关系、封装形式)。对PCB Layout完成后的设计文件的正确性、与原理图一致性的检查 PCB Layout工程师:负责按照硬件工程师的设计意图和原理图,设计正确的、合理的PCB。负责PCB Layout设计的物理正确性 PCB技术经理:负责此规则的拟制、修订、维护 5、 基本规则 5.1 元件封装建库 5.1.1 数据来源 5.2.1.1 元器件厂商资料(最佳途径) 通过元器件厂商提供的元件Datasheet资料,获取封装的相关信息,建立准确的元器件封装 5.2.1.2 实物测量 通过对元器件实物的测量,获取封装的相关信息,建立准确的元器件封装 5.2.1.3 国际标准(JEDEC) 对于一些标准元器件,可以国际标准(JEDEC)获取对应的封装相关信息,建立准确的元器件封装 5.1.2 元器件封装建库的基本规则 5.1.2.1 制式:应尽量采用厂商提供的Datasheet中封装信息的数据制式,减少因制式转换产生的误差。如果Datasheet中同时提供了两种制式,则选用位数较小的制式 5.1.2.2 非通孔贴片焊盘:应尽量采用厂商提供的Datasheet中的推荐尺寸 未提供推荐尺寸的,按照以下规则设置焊盘尺寸 焊盘长度>实际着陆接脚长度20-30Mil设置焊盘尺寸 焊盘宽度>实际接脚宽度5-10Mil设置焊盘尺寸(焊脚中心距Pitch≤1.0mm) 焊盘宽度>实际接脚宽度10-15Mil设置焊盘尺寸(焊脚中心距Pitch>1.0mm) 5.1.2.3 金属化通孔焊盘:应尽量采用厂商提供的Datasheet中的推荐尺寸 未提供推荐尺寸的,按照以下规则设置焊盘尺寸 焊盘尺寸>通孔尺寸20-30Mil(通孔直径≤79MIL) 焊盘尺寸>通孔尺寸30%的比例(通孔直径>79Mil) 5.1.2.4 非金属化通孔焊盘:应设置焊盘尺寸≤通孔直径2-5MIL 5.1.2.5 金属化安装螺丝孔焊盘:应设置焊盘尺寸=2倍通孔直径。 5.1.2.6 金属化安装螺丝孔焊盘(需采用波峰焊加工的):应设置焊盘为“星月孔” 5.1.2.7 非金属化安装螺丝孔焊盘:应设置焊盘尺寸≤通孔尺寸2-5MIL 5.1.2.8 钻孔:应尽量采用厂商提供的Datasheet中的推荐尺寸 未提供推荐尺寸的,按照钻孔>焊脚直径0.1mm设置孔径(成品孔径) 5.1.2.9 对于带有扁平固定脚的元器件,应考虑条形孔加工过程中产生的R角问题,避免安装困难的情况,条件许可的情况下,应避免采用条形孔 5.1.2.10 对于芯片背面有散热、接地裸露金属的(EXPOSED PAD\POWER PAD\THERMAL PAD),应在封装中对应位置设置裸露金属接触的单面焊盘,焊盘尺寸=(X+1mm)X(Y+1mm) 5.1.2.11 对于推荐焊盘尺寸短于实际焊脚尺寸的,应该在焊脚接触板面无焊盘的位置设置相应的禁布区,防止焊接短路(可参考推荐尺寸中关于此位置大小的说明或尺寸) 5.1.2.12 管脚顺序定义时,应仔细阅读供应商提供的Datasheet文件,注意文件中元件的视图方向和管脚顺序定义的关系 例: 5.1.2.13 对称元器件中心:元器件封装的坐标原点应选用这个元器件的物理中心 5.1.2.14 非对称元器件中心:元器件封装的坐标原点应选用元器件接脚的物理中心 5.1.2.15 非对称接插件中心:元器件封装的坐标原点应选用安装孔的物理中心 忌选用元器件第一脚作为坐标原点 5.1.2.16 元件丝印 元器件封装的外形丝印应尽可能与元器件的安装顶视图相似,减少实物与库封装的视觉差异便于生产焊接安装时的查找,对于有极性元器件的极性有明确的标识,芯片第一脚应有明确的标识,可采用元器件厂商提供的Datasheet资料中提供的标识方式 芯片 二极管 发光二级管 有极性电容 接插件 数码管:数码管丝印框尺寸应按照实际尺寸绘制 5.1.2.17 光标定位点 对于BGA类芯片、QFP类芯片(焊脚间距Pitch≤0.4mm)的,应在封装中增加光标定位点。光标定位点直径为1.0mm,距离元器件边缘延长线1.0mmX1.0mm位置,并设置直径为2.0mm的禁布区。BGA类芯片(焊脚数≤100)如果受板卡空间限制,可以不加MARK点,但需要确保在其附近有其他的MARK点 5.2 机械约束尺寸设计输入 5.2.1 数据来源 5.2.1.1 机械设计提供的DXF格式的机械约束图(最佳途径) 通过文件处理,将机械约束图拆分成顶层和底层两个约束图文件,直接导入PCB中,将此图形分别设置在第20层(顶层机械约束)和第19层(底层机械约束) 5.2.1.2 实物测量 通过对实物PCB进行尺寸测量后,按照测量数据在PCB中绘制机械约束图。绘制在第20层(顶层机械约束)和第19层(底层机械约束) 5.2.1.3 根据提供的机械约束图纸,按照标注尺寸在PCB中绘制机械约束图,绘制在第20层(顶层机械约束)和第19层(底层机械约束)。例: 5.2.2 绘制PCB板框 5.2.2.1 制式:应选用和机械约束图相同的制式绘制板框(一般情况下,采用公制) 5.2.2.2 板框原点 选取板框最左边线延长线和最下边线延长线交点作为板框原点,优先选取左下角或者左上角。例:左上角 例:左下角(原点为最左边线延长线和最下边线延长线交点) 特殊情况下也可选择最左下角的安装螺丝孔中心(不推荐) 5.2.2.3 绘制:使用PowerPCB的Board Outline功能,按照机械约束图提供的尺寸绘制属性为All Layer的Board Outline,对于板内需要开非金属化孔的位置(异形孔、方形孔、圆形孔**),使用Board Outline以Cut Out的形式绘制。属性为All Layer。(**圆形孔尺寸>6mm) 5.2.3 绘制约束区和禁布区 5.2.3.1 板内约束和禁布区:使用PowerPCB中的Keepout功能,按照机械约束图中的约束要求,设置板内的限高区域、禁布区域.。例: 通过编辑Keepout的属性,设置对应的层的相关的限高(高度)、禁布(走线、焊盘、过孔、覆铜)等属性 5.2.3.2 板边禁布区:一般情况下,板边长边3.5mm短边2.0mm范围应设置为除板边连接器以外的元件禁布区(有加工工艺边的不做要求) 5.2.3.3 拼版板边禁布区:当板面积≤10000mm2且长边≤120mm时,则需要做拼版处理,无拼版加工工艺边的应设置拼版后的板边长边3.5mm短边2.0mm范围为除板边连接器以外的元器件禁布区,有拼版加工工艺边的不做要求 例: 无拼版加工工艺边 有拼版加工工艺边 5.2.3.4 拼版板边禁布区:当板面积≤10000mm2且长边≤120mm时,则需要做拼版处理,拼版后设置V-CUT边1.5mm(高器件≥10mm、接插件)1.0mm(低器件<10mm、贴片器件)范围禁布 5.3 原理图、网络表设计输入 5.3.1 数据来源 5.3.1.1 硬件工程师使用原理图工具(ePD)绘制的正确的原理图工程文件(最佳途径) 5.3.1.2 硬件工程师使用原理图工具(Orcad、Protel等)绘制的正确的原理图生成的网络表(不推荐) 5.3.2 原理图、网络表输入 5.3.2.1 通过PowerPCB(ePD)自带ViewDraw Link工具,输入正确的元器件封装、网络连接关系(略。) 5.3.2.2 通过PowerPCB软件Import功能,输入正确的元器件封装、网络连接关系(略) 5.4 布局基本规则 5.4.1 布局栅格设置 整板元器件的摆放要求尽可能采用一致的设计栅格摆放,一般采用5Mil的整数倍,推荐的摆放设计栅格优先级为:100Mil→50Mil→25Mil→15Mil→10Mil→5Mil 5.4.2 布局优先级(A) 要求定位器件、螺丝孔→接插件→关键芯片、电路→其他电路 5.4.3 布局优先级(B) 5.4.3.1 遵照“先大后小、先难后易”的原则,对重要的电路、核心元器件优先布局 5.4.3.2 参考原理图,根据主信号流向对主要元器件布局 5.4.3.3 布局应满足以下要求:总连线尽可能短;关键信号线最短化;模拟数字信号分开;高压大电流和低压弱电流信号分开;高频和低频信号分开 5.4.4 焊接工艺的布局优先级(特殊安装要求除外) 5.4.4.1 贴片插装混装板:1.顶面插装、底面贴装→2.顶面插装、双面贴装→3.双面贴插混装 5.4.4.2 贴片板:1.单面贴装→2.双面贴装 5.4.5 焊接工艺、维修的布局约束 5.4.5.1 IC类芯片周围0.5mm范围(同层)不可布置元器件 5.4.5.2 BGA类芯片周围3mm范围(同层)不可布置元器件。BGA类芯片背面10mm范围内只可布置贴片阻容器件 5.4.5.3 贴插混装板焊接面有焊脚间距Pitch<50Mil的排阻、IC类元件的,需要做焊接套模,插装器件焊接面焊脚周围5mm范围内不可布置贴片元器件 5.4.5.4 贴片器件需要波峰焊焊接的,应注意元器件布局间距,避免阴影效应 *参考文档《PNG-08-03-03(A)PCB设计工艺指南》 5.4.5.5 同类型器件应尽可能同方向放置,同类型有极性元器件必须同方向放置(边缘距离>2倍元器件尺寸除外)。例: 5.4.5.6 电解电容类元器件应根据板卡安装方向确定布局方向,避免漏液短路 5.4.5.7 贴片器件需要波峰焊焊接的,阻容件轴向应与波峰焊传送方向垂直,焊脚间距Pitch≥50Mil的排阻、IC类元件元器件轴向应与波峰焊传送方向平行,焊脚间距Pitch<50Mil的排阻、IC类元件应避免波峰焊接工艺 5.4.6 定位元器件和螺丝孔 按照机械约束图准确定位元器件和螺丝孔的位置,定义该类元器件为不可移动属性 5.4.7 接插件布局 5.4.7.1 接插件布局应考虑插拔方便 5.4.7.2 板间对插的接插件应核对位置、管脚定义以及对应关系 5.4.7.3 压接接插件周围5mm范围内不可布置插装元器件,压接接插件焊接面周围5mm范围内不能有贴片元器件 5.4.7.4 接插件应根据外部连接线位置和走向确定,使外部连线走线尽可能短,且尽可能靠近板边,有开口的接插件开口应尽可能朝向板内放置。例: 5.4.8 芯片、电路布局 5.4.8.1 使用同一种电源的元器件应尽可能放在一起,便于电源分割 5.4.8.2 模拟电路尽可能按照信号流方向布局元器件,确保模拟电路连线最短化 5.4.8.3 高速器件与无连接关系的连接器间距应≥25mm,以抑制高速器件与连接器之间的直接耦合 5.4.9 匹配电阻、电容布局 5.4.9.1 串联匹配电阻应靠近信号的驱动端 5.4.9.2 匹配电阻、电容应分清信号的源端与终端布局,对于多负载的终端匹配一定要布局在信号的最远端 5.4.10 去藕电容布局 芯片去藕电容的布局应尽可能靠近芯片的电源管脚,且使之与电源、地之间形成的回路最短 5.4.11 晶体振荡器布局 晶体振荡器应尽可能靠近与芯片连接管脚 5.4.12 静电防护器件布局 静电ESD保护器件(TVS、RC、二极管)应尽可能靠近接插件 5.4.13 发热器件布局 发热器件的布局应充分考虑单板和整机的散热,发热器件应尽可能布置在散热风路上,同时应避免高器件阻挡散热风路 5.5 布线基本规则 5.5.1 过孔 5.5.1.1 优选过孔(通孔)系列 焊盘/孔径:40Mil/24Mil、35Mil/20Mil、30 Mil/18 Mil、24 Mil /12 Mil、20 Mil /10 Mil、18 Mil /8 Mil 5.5.1.2 板厚度与最小孔径的关系(通孔):板厚\孔径比应≤8,最大板厚\孔径比应≤12 板厚 3.0mm 2.5mm 2.0mm 1.6mm 1.0mm 孔径 15Mil 12Mil 10Mil 8Mil 5Mil 5.5.1.3 盲孔、埋孔(非通孔) 盲孔定义:连接内层走线和表层走线的过孔。基本规则: 表层至终芯板的底面 埋孔定义:连接内层走线和内层走线的过孔。基本规则:始芯板的顶面至终芯板的底面 盲孔、埋孔应用限制:1.不允许交叉;2.不允许反向共面;3.不允许超过三次压合 *参考文档《PNG08-05-05(A)PCB盲、埋孔设计指南》 5.5.2 测试点 5.5.2.1 功能测试点 应选用焊盘\孔径≥40\24Mil的通孔焊盘,或者焊盘≥40Mil的单面焊盘。测试点间距(中心距)应≥75Mil,板卡密度高的,测试点间距(中心距)应≥50Mil,但应尽量避免,如果使用50Mil间距,应注意不能3个以上(含3个)的测试孔并排放置,测试点标识可使用简单的TP1、TP2……编号,也可根据需要按照信号名称编号 5.5.2.2 ICT测试点* 应选用焊盘≥35Mil的通孔焊盘,或者焊盘≥35Mil的单面焊盘,可以选用过孔做为ICT测试点,被选用的过孔下针面的焊盘应≥35Mil,需过波峰焊加工的,焊接面ICT测试点焊盘应≥40Mil *参考文档《PNG08-05-02(A)ICT测试点添加指南》 5.5.3 线宽 5.5.3.1 普通电路最小线宽:5Mil,最大线宽:无限制 5.5.3.2 电源线的线宽应根据信号的电流强度、铜箔厚度等因素设置线宽 走线宽度、铜箔厚度和电流的对应关系 铜箔厚度35um(1OZ) 铜箔厚度70um(2OZ) 宽度mm 宽度Mil 电流A 宽度mm 宽度Mil 电流A 0.15 6 0.20 0.15 6 0.70 0.20 8 0.55 0.20 8 0.90 0.30 12 0.80 0.30 12 1.30 0.40 16 1.10 0.40 16 1.70 0.50 20 1.35 0.50 20 2.00 0.60 24 1.60 0.60 24 2.30 0.80 32 2.00 0.80 32 2.80 1.00 40 2.30 1.00 40 3.20 1.20 47 2.70 1.20 47 3.60 1.50 60 3.20 1.50 60 4.20 2.00 80 4.00 2.00 80 5.10 2.50 100 4.50 2.50 100 6.00 5.5.4 间距(推荐的最小间距设置) 此表格中数据为推荐设置,可视板卡具体情况适当调整。 5.5.5 布线栅格设置 5.5.5.1 通常情况下,布线设计的栅格设置应尽可能采用英制,尽可能采用5Mil的倍数设置布线栅格,推荐布线栅格的优先级为:25Mil→10Mil→5Mil,板卡密度高的,可采用3Mil的倍数设置布线栅格,推荐的布线栅格的优先级为:12Mil→6Mil→3Mil 5.5.5.2 特殊元器件(BGA类)引出线的布线栅格设置:BGA焊脚间距Pitch≤1.0mm的,应尽可能采用公制,推荐布线栅格的优先级为:Pitch/2→0.1mm 例:Pitch=0.8mm,推荐芯片下引出线的布线栅格的优先级为:0.4mm→0.1mm 5.5.6 分层:根据电路特性和密度及其他特殊要求(阻抗控制、耐电压要求)确定走线层的层数以及层分配、叠层结构, 层分配的基本原则: 5.5.6.1 与元件面相邻的层为地平面,提供器件屏蔽层以及为顶层布线提供回流平面 5.5.6.2 所有信号层尽可能与地平面相邻(确保关键信号层与地平面相邻) 5.5.6.3 主电源尽可能与其对应地平面相邻 5.5.6.4 尽量避免两信号层直接相邻 5.5.6.5 高速电路关键信号线到地平面的距离应小于走线间距 几种典型的层分配 层数 SIG GND PWR 1 2 3 4 5 6 7 8 9 10 11 12 4 2 1 1 S G P S 6 3 2 1 S G S P G S 6 3 1 2 S G P S P S 8 4 2 2 S G S P G S P S 10 5 3 2 S G S P G S P S G S 12 6 3 3 S G S P S G P S P S G S 5.5.6.6 有阻抗控制要求的,可根据需要设置数个相应的阻抗控制层(阻抗控制层的设计参看本文5.5.15) *参考文档:《PNG08-05-04(A)PCB多层板叠层设计指南》 5.5.7 布线优先级 5.5.7.1 关键信号线优先:电源、模拟小信号、高速信号、时钟信号、同步信号等 5.5.7.2 密度优先:连接关系最复杂的器件、连线最密集的区域 5.5.8 布线 5.5.8.1 线宽/间距选用优先级:10Mil/12Mil;7Mil/8Mil;6Mil/9Mil;5Mil/10Mil 5.5.8.2 走线角度规则 走线时应避免直角、锐角,避免产生不必要的辐射 5.5.8.3 走线分支规则 走线时应避免直角、锐角,避免产生不必要的辐射 5.5.8.4 走线长度规则 走线长度应尽可能短,避免走线过长带来的干扰问题 5.5.8.5 走线引出规则 相邻的贴片管脚间的走线应引出管脚以外走线 5.5.8.6 走线开环规则 走线时不允许出现悬空线头,避免“天线效应” 5.5.8.7 走线闭环规则 走线时避免信号线在不同层间形成自环,避免辐射干扰(双面板适用) 5.5.8.8 走线方向规则 相邻层走线方向应尽可能垂直,避免层间串扰 如不可避免时应在两层中间增加地线层,或者错开平行线,并在线间填充地网络,使信号线的上方/下方为地,减小层间串扰 5.5.8.9 走线环路最小规则 信号线与其回路构成环面积应尽可能小,减少对外辐射和接收外界干扰 多层板的信号线与回路应注意避免跨越地平面分割的问题 5.5.8.10 3W原则 走线应尽可能遵守3W原则,即:相邻线中心距≥3倍线宽,减少线间串扰 5.5.8.11 走线阻抗匹配规则 同一网络的走线宽度应保持一致,避免线宽变化造成线路特性阻抗不均匀,如无法避免时,应尽量减少不一致部分的有效长度 5.5.9 模拟小信号 5.5.9.1 线宽/间距选用优先级:15Mil/20Mil;12Mil/18Mil;10Mil/15Mil;8Mil/12Mil 5.5.9.2 应尽量避免放大电路输入输出线相邻平行或者形成自环,避免不良耦合(双面板适用) 5.5.10 高速信号 5.5.10.1 线宽/间距选用优先级:5Mil/10Mil;6Mil/14Mil;6Mil/9Mil 5.5.10.2 根据仿真结果,确定高速信号采用何种形式走线(星形或者菊花链形) 5.5.10.3 高速信号应尽可能遵守3W原则,线间距应>线到地平面的距离 5.5.10.4 高速信号应尽可能在同层走线,如果需要换层,应尽可能在最接近元件引脚换层 5.5.10.5 高速信号通过过孔换层时,应尽可能在相邻位置提供连接地线层的过孔,或者连接电源层和地层的电容 5.5.10.6 同一组高速信号需要通过过孔换层时,应尽可能在相靠近的位置换层,以保证同一组信号特性阻抗的一致性 5.5.11 时钟信号 5.5.11.1 线宽/间距选用优先级:20Mil/20Mil;15Mil/20Mil;12Mil/15Mil;10Mil/15Mil;8Mil/12Mil 5.5.11.2 时钟芯片输出的多路时钟信号应注意等长 5.5.11.3 时钟信号应远离板边,远离连接到接插件的信号线 5.5.11.4 时钟信号应避免在无关芯片下方穿过 5.5.11.5 高速时钟信号应尽可能走在内层,且与其相邻层应为完整的地平面。同时应考虑长度因素确定是否需要地线护送 5.5.11.6 高速时钟信号在走在表层时,应考虑长度因素、叠层结构因素以确定是否需要地线护送 5.5.11.7 高速时钟信号需要多次换层时,应尽可能始终相邻同一个地平面 5.5.11.8 晶体输出的时钟信号,应尽可能短,同时在晶体下方覆铜接地。且晶体下方不可通过其他走线 5.5.12 复位信号、中断信号、同步信号 5.5.12.1 线宽/间距选用优先级:10Mil/15Mil;8Mil/12Mil 5.5.12.2 复位信号、中断信号、同步信号应远离其它噪声信号 5.5.12.3 复位信号、中断信号、同步信号应远离板边 5.5.12.4 复位信号、中断信号、同步信号走线长度较长时,应有伴随的地线或者与其对应的完整的地平面回路 5.5.13 差分对信号 5.5.13.1 线宽/间距选用优先级:6Mil/5Mil;8Mil/7Mil;10Mil/10Mil,或者通过仿真结果确定线宽/间距。差分对与其他信号线间距应≥3倍线宽,推荐差分对与其他信号线间距≥4倍线宽 5.5.13.2 差分对的线宽间距按照以上优先级选择时,如果不能同时满足差分阻抗要求时,可考虑损失部分差分阻抗(+/-10%),优先确保布线间距满足差分对走线要求 5.5.13.3 差分对走线应尽可能等长、平行走线,如果等长和平行不能同时满足时,优先考虑等长走线 5.5.13.4 差分对应尽可能在靠近引出线管脚开始平行走线 5.5.13.5 差分对如需换层走线,应尽可能同时换层 5.5.14 走线等长匹配(蛇形走线) 走线等长匹配(蛇形走线)应尽可能遵守平行线段间距S≥3H规则。H为走线到地平面间距 5.5.15 阻抗控制信号基本规则 5.5.15.1 单线阻抗控制 对于有阻抗控制要求的走线,视单板具体情况设置数个阻抗控制层(受PCB加工能力限制,阻抗控制层数量应尽可能少),将阻抗控制信号线布线在此阻抗控制层中。根据要求,通过计算、仿真,采用调整叠层结构(介质厚度、铜箔厚度)以及走线宽度等方式使走线满足阻抗控制要求。 5.5.15.2 差分阻抗控制 对于有阻抗控制要求的差分走线,视单板具体情况设置数个阻抗控制层(受PCB加工能力限制,阻抗控制层数量应尽可能少),将阻抗控制差分线布线在此阻抗控制层中。根据要求,通过计算、仿真,采用调整叠层结构(介质厚度、铜箔厚度)以及差分走线宽度、线间距等方式使差分走线满足阻抗控制要求 5.5.15.3 阻抗控制要求的提出和实现 通过在《板卡PCB外协加工申请单》、《板卡PCB加工工艺要求》、板卡阻抗控制信息标识(Impedance Configuration)中提出相应的要求:控制阻抗[欧姆±公差]、阻抗控制层[层]、单线宽度[宽]、差分对线宽线距[宽/距/宽]),由PCB厂家在PCB制造过程中,通过对叠层结构的调整和镀层厚度的调整,以及生产过程中的测试手段等,在成品PCB上实现阻抗控制要求 5.5.16 去藕电容的走线 5.5.16.1 芯片去藕电容与电源脚的走线应尽可能短,且向芯片供电的回路面积越小越好。 5.5.16.2 芯片去藕电容的走线应尽可能使电流先经过去藕电容再接入芯片电源脚(双面板适用) 5.5.16.3 芯片去藕电容的走线在电源地管脚与去藕电容管脚之间通过过孔接入电源地平面层(多层板适用) 5.5.17 电源、地内层分隔 5.5.17.1 电源层分割间距规则 当同一电源层内设置不同的电源需要对该电源层进行分割时,应注意两个电源区域间距,通常情况下,分割间距应≥25Mil(0.6mm),当两个电源电位差≥12V时,分割间距应≥50Mil(1.3mm) 5.5.17.2 电源层重叠规则 相邻电源层的不同电源在空间上应尽可能避免重叠,减少不同的电源之间的干扰,特别是电压差较大的电源之间。当重叠难以避免时,应考虑避免两个电源层相邻 5.5.17.3 电源、地层重叠原则 数模混合电路电源、地层分割时,应注意,数字、模拟电源应与其对应的数字、模拟地重叠,电源、地分割区域应尽可能采用同样形状 数字、模拟地在适当的位置通过单点连接(例:在AD芯片下方) 5.5.17.4 电源、地层完整性规则 对于过孔密集的区域,应避免因为过孔在电源、地层的挖空区域相连,形成对电源、地平面的分割,破坏电源、地平面的完整性,导致信号线在地平面的回路面积增大 5.5.17.5 20H规则 由于电源层与地层之间的电场变化,在板的边缘会向外辐射电磁干扰,称为边缘效应,为避免此边缘效应,减少不必要的辐射,电源层相对地层应向内缩进,缩进时应遵守20H原则,H为电源层到地层的介质厚度 5.5.18 覆铜填充(电源、地、大电流信号) 5.5.18.1 线宽/填充栅格(Hatch Grid)优先级:6Mil/6Mil;8Mil/8Mil;10Mil/10Mil 5.5.18.2 覆铜填充应尽可能采用灌铜(Copper Pour 或者 Plane Area)形式,大电流信号可根据具体情况采用铜块(Copper)形式 5.5.18.3 覆铜填充采用灌铜(Copper Pour 或者 Plane Area)形式时,应设置灌铜覆盖同网络过孔(Flood Over Vias)属性,设置所有的圆形焊盘(Round)的热孔(Thermals)采用斜十字“×”(Diagonal)方式连接,其余的焊盘热孔均采用正十字“+”(Orthogonal)方式连接。 一般情况下接入热孔铜线宽度优先级: 通孔焊盘12Mil;15Mil;20Mil 表贴焊盘8Mil;10Mil;15Mil 5.5.18.4 覆铜填充采用铜块(Copper)形式时,允许铜块覆盖焊盘,条件许可也应尽量采用热孔形式连接 5.5.18.5 覆铜填充对于焊接温度过高容易损坏的器件(例:发光二极管),可先通过一段走线引出后再接入覆铜区域,避免器件因焊接高温损坏 5.6 丝印字符基本规则 5.6.1 丝印元件框线宽度优先级 5.6.1.1 10Mil;8Mil;6Mil;5Mil 5.6.1.2 5Mil为加工极限宽度 5.6.2 丝印字符高度/线宽优先级 5.6.2.1 100Mil/10Mil;80Mil/8Mil;60Mil/6Mil;50Mil/5Mil;45Mil/5Mil 5.6.2.2 45Mil/5Mil为加工极限高度/宽度 5.6.3 丝印元件框基本规则 丝印元件框线不可相交重叠,允许相切重叠。 5.6.4 丝印字符基本规则 5.6.4.1 元件序号丝印字符应尽可能靠近其对应的元件放置,单板空间无法满足时,可放置在有空间的位置,但应有明确的丝印框线指向对应的元件 5.6.4.2 元件序号丝印字符应尽可能采用相同的方向放置,单板内丝印字符方向不应超过两种 两种字符方向 √ 三种字符方向 × 5.6.4.3 元件序号丝印字符之间、与元件丝印框之间不可重叠、错位,元件序号丝印字符不可放置在相同层内任意类型焊盘上,可放置在相同层非测试点过孔上,但是应尽可能避免。 5.6.5 板卡编号丝印字符 在单板内空白处添加板卡编号丝印字符,可添加在顶层丝印层(Silkscreen Top)或者底层丝印层*(Silkscreen Bottom),不可与相同层内元件丝印框、元件序号、其他丝印字符重叠,不可覆盖、重叠相同层内任意类型焊盘(不包括非测试点过孔焊盘) 板卡编号格式为: 注:研发阶段版本号为数字 1.0;2.0;3.0 …… 正式生产、在线更改版本号为字母 .A;.B;.C …… 注:放置在底层丝印层时应注意丝印字符需镜像(Mirror)处理 5.6.6 防静电、高压危险丝印字符 在单板边框内适当的位置根据需要添加防静电或者高压危险丝印字符。该丝印字符不可与相同层内元件丝印框、元件序号、其他丝印字符重叠,不可覆盖相同层内任意类型焊盘(不包括非测试点过孔焊盘)。该丝印字符尺寸可根据需要按照比例适当修改尺寸(放大、缩小) 5.6.7 条码框丝印字符 在单板边框内适当的位置添加条码框位置丝印字符,该丝印字符不可与相同层内元件丝印框、元件序号、其他丝印字符重叠,不可覆盖相同层内任意类型焊盘(不包括非测试点过孔焊盘)。无足够空间放置时不做放置要求,该丝印字符尺寸不可修改 5.7 其它标识基本规则 5.7.1 层标识 5.7.1.1 层标识(板框内) 多层板(四层以上含四层)需在单板板框内靠近板边的位置添加层标识,标识不可覆盖、重叠任意类型的焊盘、过孔、测试点、走线、覆铜、丝印字符,不可被阻焊覆盖 5.7.1.2 层标识(板框外) 在单板板框外适当的地方添加层标识丝印字符,层标识丝印字符应包括:走线层、丝印层、阻焊层、钻孔层,层标识丝印字符应添加在与之对应的层内 走线层: 顶层走线 Top Layer 中间层(2) Inner Layer 2 (或该层的信号属性定义:GND1…) 中间层(3) Inner Layer 3 (或该层的信号属性定义:SIGNAL1、POWER1……) …… 中间层(6) Inner Layer 6 (或该层的信号属性定义:SIGNAL2、POWER3……) 中间层(7) Inner Layer 7 (或该层的信号属性定义:GND3、…) 底层走线 Bottom Layer 丝印层: 顶层丝印 Silkscreen Top 底层丝印 Silkscreen Bottom 阻焊层: 顶层阻焊 Solder Mask Top 底层阻焊 Solder Mask Bottom 钻孔层: Drill Drawing 5.7.2 板卡基本信息标识(Basic Configuration) 在单板边框外适当位置,放置板卡基本信息标识,同时,需根据已确定的板卡厚度、板卡层数、板卡材料、丝印油墨颜色、阻焊油墨颜色、表面处理工艺更改标准信息标识中相关信息(标识默认放置在钻孔图层,标识不可与钻孔表重叠,不可被钻孔表覆盖) 表面处理含义 1. HASL 热风整平(喷锡) 普通板卡适用 2. Immersion Ni/Au 化学镍(浸)金 键盘板适用(无铅要求适用) 3. Golden Finger & HASL 金手指(插头)镀金&热风整平 插卡类适用 4. Electrolytic Ni/Au 电镀金 对于金镀层厚度和强度有特殊要求的板卡适用(无铅要求适用) 5. O.S.P 防氧化铜 (无铅要求适用) 6. Immersion Sn 沉(浸)锡 (无铅要求适用) 7. Immersion Ag 沉(浸)银 (无铅要求适用) 8. Other 其他(略) 5.7.3 板卡叠层结构信息标识(Layer Configuration) 在单板边框外板卡基本信息标识下方位置,放置板卡叠层结构标识,同时,跟据已确定的叠层结构更改标准信息标识中相关信息(标识默认放置在钻孔图层,标识不可与钻孔表重叠,不可被钻孔表覆盖) Copper:铜箔 Prepreg:半固化片 Core:芯板 5.7.4 板卡阻抗控制信息标识(Impedance Configuration) 对于有阻抗控制要求的板卡,在单板边框外板卡叠层结构信息标识下方位置,放置板卡阻抗控制信息标识,同时,根据已确定的阻抗控制要求更改标准信息标识中相关信息(标识默认放置在钻孔图层,标识不可与钻孔表重叠,不可被钻孔表覆盖) 6、 相关文件及记录 6.1 《PCB设计工作规范》 PN/S-08-05 A 6.2 《PCB设计工艺指南》 PN/G08-03-03 A 6.3 《PCB多层板叠层设计指南》 PN/G08-05-04 A 6.4 《PCB盲、埋孔设计指南》 PN/G08-05-05 A 6.5 《ICT测试点添加指南》 PN/G08-05-02 A 6.6 《板卡PCB外协加工申请单》 PN/R08.05.01 B 6.7 《板卡PCB加工工艺要求》 PN/R08.05.03 A

    Top_arrow
    回到顶部
    EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。