超过460,000+ 应用技术资源下载
pdf

JESD209-3C

  • 1星
  • 日期: 2018-03-14
  • 大小: 3.71MB
  • 所需积分:2分
  • 下载次数:10
  • favicon收藏
  • rep举报
  • 分享
  • free评论
标签: lpddr3

JEDEC SOLID STATE TECHNOLOGY ASSOCIATION

JESD209-3C

AUGUST 2015

文档内容节选

JEDEC STANDARD Low Power Double Data Rate 3 LPDDR3 JESD2093C Revision of JESD2093B August 2013 AUGUST 2015 JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JEDEC standards and publications contain material that has been prepared reviewed and approved through the JEDEC Board of Directors level and subsequently reviewed and approved by the JEDEC legal counsel NOTICE JEDEC standards and publications are designed to serve the public interest through eliminating misunderstandings between manufacturers and......

JEDEC STANDARD Low Power Double Data Rate 3 (LPDDR3) JESD209-3C (Revision of JESD209-3B, August 2013) AUGUST 2015 JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JEDEC standards and publications contain material that has been prepared, reviewed, and approved through the JEDEC Board of Directors level and subsequently reviewed and approved by the JEDEC legal counsel. NOTICE JEDEC standards and publications are designed to serve the public interest through eliminating misunderstandings between manufacturers and purchasers, facilitating interchangeability and improvement of products, and assisting the purchaser in selecting and obtaining with minimum delay the proper product for use by those other than JEDEC members, whether the standard is to be used either domestically or internationally. JEDEC standards and publications are adopted without regard to whether or not their adoption may involve patents or articles, materials, or processes. By such action JEDEC does not assume any liability to any patent owner, nor does it assume any obligation whatever to parties adopting the JEDEC standards or publications. The information included in JEDEC standards and publications represents a sound approach to product specification and application, principally from the solid state device manufacturer viewpoint. Within the JEDEC organization there are procedures whereby a JEDEC standard or publication may be further processed and ultimately become an ANSI standard. No claims to be in conformance with this standard may be made unless all requirements stated in the standard are met. Inquiries, comments, and suggestions relative to the content of this JEDEC standard or publication should be addressed to JEDEC at the address below, or refer to www.jedec.org under Standards and Documents for alternative contact information. Published by ©JEDEC Solid State Technology Association 2015 3103 North 10th Street Suite 240 South Arlington, VA 22201-2107 This document may be downloaded free of charge; however JEDEC retains the copyright on this material. By downloading this file the individual agrees not to charge for or resell the resulting material. PRICE: Contact JEDEC Printed in the U.S.A. All rights reserved PLEASE! DON'T VIOLATE THE LAW! This document is copyrighted by JEDEC and may not be reproduced without permission. For information, contact: JEDEC Solid State Technology Association 3103 North 10th Street Suite 240 South Arlington, VA 22201-2107 or refer to www.jedec.org under Standards-Documents/Copyright Information. JEDEC Standard No. 209-3C Contents 2.1.2 2.1.3 2.1.4 2.1.5 2.2.4 2.1.8 2.2 2.2.1 2.1.6 2.1.7 2.2.2 2.2.3 1 2 2.1 2.1.1 Scope . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 Package ballout & Pin Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 POP FBGA Ball-outs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 216-ball 12mm x 12mm 0.4mm Pitch Dual-Channel POP FBGA (top view) Using Variation VCCCDB for MO-273 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 216-ball 12mm x 12mm 0.4mm Pitch Single Channel A POP FBGA (top view) Using Variation VCCCDB for MO-273 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 216-ball 12mm x 12mm 0.4mm Pitch Single Channel B POP FBGA (top view) Using Variation VCCCDB for MO-273 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 256-ball 14mm x 14mm 0.4mm Pitch Dual-Channel POP FBGA (top view) Using Variation VEECDB for MO-273 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 256-ball 14mm x 14mm 0.4mm Pitch Single Channel-A POP FBGA (top view) Using Variation VEECDB for MO-273 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 168-ball 12 mm x 12 mm 0.5 mm pitch single channel x32 PoP with optional eMMC Using Variation VCCBCB for MO-273 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 272-ball 15mm x 15mm 0.4mm pitch, Dual-Channel POP FBGA (top view) Using Variation VFFCDB for MO-273 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 136-ball 10 mm x 10 mm 0.50 mm pitch POP (eMMC5.0 + LPDDR3) FBGA (top view), Using Variation xAABCB for MO-273C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 FBGA Package Ball-outs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 253-Ball 0.5mm Pitch Discrete Dual-Channel FBGA (top view) Using Variation EA for MO-276 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 178-Ball Discrete Single-Channel FBGA (top view) Using Variation AA for MO-311 . . . . . . . . . . . . . . . 11 346-ball 0.5mm Pitch Dual-Channel Multi-Chip Package (MCP) FBGA (top view) Using Variation AP for MO-276 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 221-ball 0.5 mm Pitch Multi-Chip Package LPDDR3 x32+eMMC/NAND MCP (top view) Using Variation EB for MO276 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 LPDDR3 Pad Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 2.3 LPDDDR3 Pad Definition and Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 2.4 LPDDR3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 3 LPDDR3 SDRAM Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 3.1 Simplified LPDDR3 State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 3.2 3.3 Power-up, Initialization, and Power-off . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 3.3.1 Voltage Ramp and Device Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19 3.3.2 Power-off Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3.4 Mode Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 3.4.1 Mode Register Assignment and Definition in LPDDR3 SDRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 LPDDR3 Command Definitions and Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4 4.1 Activate Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 8-Bank Device Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.1.1 LPDDR3 Command Input Signal Timing Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.2 LPDDR3 CKE Input Setup and Hold Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 4.2.1 4.3 Read and Write access modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 Burst Read Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 4.4 Burst Write Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 4.5 4.5.1 tWPRECalculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 tWPST Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 4.5.2 Write Data Mask . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45 4.6 4.7 Precharge Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
更多简介内容

推荐帖子

理解JESD204B协议
转自:deyisupport 作者:Ken C 在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该栏目下阅读了各种技术文章及其它博客文章,明白了为什么 JESD204B 是 LVDS 和 CMOS 接口的后续产品。有一个没有深入讨论的主题就是解决
maylove 【模拟与混合信号】
ADI推出AD9528 JESD204B时钟和SYSREF发生器
中国,北京――Analog Devices, Inc. (NASDAQ:  ADI)近日宣布推出AD9528 JESD204B时钟和SYSREF发生器,以满足长期演进(LTE)和多载波GSM基站设计、防务电子系统、RF试验仪器和其他新兴宽带RF GSPS数据采集信号链的时钟要求。 随着数据速率进入数千兆级,多通道同步和数据延迟管理成为系统必不可少的一部分,将JESD204B标准运用在高速转换器-数
nmg ADI参考电路
使用JESD204B FMC和Xilinx FPGAs进行快速原型开发
使用JESD204B FMC和Xilinx FPGAs进行快速原型开发>> $('flv_ko8').innerHTML=(mobileplayer() ? "" : AC_FL_RunContent('width', '500', 'height', '375', 'allowNetworking', 'internal', 'allowScriptAccess', 'never', 'src
雨中 ADI参考电路
S3C2416开发板ARM9EJ内核 完美替代S3C2440
一、S3C2416简介     S3C2416是低功耗、高性能、低成本的SAMSUNG ARM9(ARM926EJ)处理器,最具性价比优势的芯片,S3C2440最完美的替代者。    UT-S3C2416开发板是一款以S3C2416处理器为核心的高性价比开发板,该开发板实现了S3C2416的所有功能特性,专门专为消费类电子、工业控制、车载导航、行业PDA等电子产品的开发而设计,主
smiletaolin 【ARM技术】
at24c16读出为0的问题
我用STM32F030F4P6读写AT24C16,可是写入0x55,读出为0. 我第一次用STM32F030,不知道跟F1有什么不同。 贴出部分代码: //I2C?????? #define SDA     GPIO_ReadInputDataBit(GPIOA,GPIO_Pin_6) //I2C?????? #define SDA_0        GPIO_ResetBits(GP
chenbingjy 【stm32/stm8】
MAX32630FTHR设计笔记(1):流水灯(GPIO输出配置)及I2C驱动MAX14690
本帖最后由 Justice_Gao 于 2017-7-3 16:06 编辑 首先感谢EE,板子终于到了,看完资料后给大家提供一个GPIO口的输出配置及MAX14690电池管理芯片的驱动配置 /******************************************************************* 内容:GPIO口配置,输出,及I2C驱动MAX14690 作者
Justice_Gao 【MAX32630FTHR设计大赛专区】

评论

+20 下载积分

个人中心

意见反馈

求资源

回顶部

下载专区

电源设计技术资料
点击获取

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

EEWorld电子技术资料下载——分享有价值的资料

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved
$(function(){ var appid = $(".select li a").data("channel"); $(".select li a").click(function(){ var appid = $(this).data("channel"); $('.select dt').html($(this).html()); $('#channel').val(appid); }) })