首页资源分类电子电路数字电路 > expedition PCB设置等长的方法

expedition PCB设置等长的方法

已有 451617个资源

下载专区

上传者其他资源

文档信息举报收藏

标    签:PCB等长设置

分    享:

文档简介

介绍了expedition PCB工具设置等长的方法

文档预览

Expedition PCB 设置等长的方法 ZTE EDA 设计部 李裕泰 甘伟静 [摘要]在当前的 PCB 设计当中,对于走线长度的要求越来越多。Expedition PCB 自动调线的功能强大。在 PCB 的设计当中若能最大限度地使用 Expedition PCB 的自动调线功能,将有利于提高设计效率,特别是对于具有较多走线长度要 求的设计。在 Expeditionpcb 中设置等长的方法有: Matched Group Length Considered “Electrical Nets” — Nets with Series Resistor Matched Length Rules by Pin to Pin Matched Length Rules by Considered Wire-Bond Length in Package Multiple Matched Length Rules within Bus [关键词] Package Pin 长度 组等长 一:Matched Length Rules by Considered Wire-Bond Length in Package 在当前 PCB 设计中,对于许多高速芯片之间的互连必须将芯片的 IO PAD 到 封装 Pin 之间的长度(封装级互连长度)也考虑在内,从而在一些设计当中要进 行 IO PAD 到 IO PAD 总互连长度的匹配。通常芯片厂家会提供封装级互连长度 的参数,由于许多 PCB 设计工具不支持将封装长度直接加入到设计中,因此 PCB 设计者不得不参照 IC 厂家提供的布线长度数据表进行总互连长度的计算。这样 的调线过程比较费时。Mentor 的 ExpeditionPcb 支持将封装级互连长度直接输入 到设计中,从而设计者在调线中不再需要根据封装级互连长度数据表进行相关互 连的长度调整计算,通过 CES 的等长约束,可以让 Expedition 进行自动调线。 下面通过一个简单的例子来说明在 ExpeditionPcb 中设置 Package Pin 长度进 行调线的过程。 对于图 1A 的 PCB,具有两个网络 INNER_8RNA2 和 INNER_8TNA2。我们 在 CES 中设置 INNER_8RNA2 和 INNER_8TNA2 等长,公差为 10mil,见图 1B。 INNER_8TNA2 INNER_8RNA2 图 1A 图 1B CES 中等长设置 假定 INNER_8TNA2 网络所连接的芯片 LXT358 其封装级互连长度为 500mil。 通常在 Allegro 中,设计者不得不将 INNER_8TNA2 在 PCB 走线长度调整为 INNER_8RNA2 在 PCB 上走线长度减 500mil。而在 Expedition 中,不需要如此麻烦, 设计者在 CES 中找到 Parts 表,在 LXT358 器件的 Pin Package Length 下将 INNER_8TNA2 网络所对应的 Pin 脚的 Pin Package Length 设置 500mil,Expedition PCB 在布线和调线中会自动地将该长度计入 IO PAD 到 IO PAD 总互连长度中。 如图 2A。 图 2A Pin Pacakge Length 在 CES 中的添加 添加 Pin Package Length 后,更新数据,Pin Package Length 值在 CES 的等长 约束中就有体现。如图 2B。与图 1B 对比更清晰。 图 2B Pin Package Lenth 在约束中体现 图 2C 考虑封装级互连长度的调线结果 以上就是考虑封装级互连长度的具体设置过程。在这里要注意一点就是自动 绕线后手工检查的时候在 CES 和 Target Length 报告中以及标尺中显示的是计入 封装级互连长度后的总互连长度(见图 3A、图 3B 和图 3C)。 图 3A 图 3B 图 3C 但是从图 3D 和图 3E 可知,在属性和 Length Summery 报告中,显示的长度只 限于 PCB 上走线的长度,并没有计入封装级互连长度。 图 3D 图 3E 二:Multiple Matched Length Rules within Bus 当今要求满足不同时序要求的 PCB 日益增多。要实现一些要求复杂的等长必 须采用延迟公式来表示。延迟公式用来设定不同的 pin pairs 或网络满足比较复杂 的布线要求,它可以使用变量和常量来定义。并且一个网络或者 pin pairs 允许有 多个公式,公式之间可以用#、:、<、>号分开。这样设置起来就比较方便。 下面通过一个比较常见的例子(如图 4A)来详细介绍使用延迟公式来设置等 长的具体设置过程。 图 4A 具体要求: (1)每 8 位一组,长度要求匹配在+/-10th (2)在不同的组之间,长度要求匹配在+/-100th 要满足第一个要求只要将 8 个网络设置成一个 Match 组即可,但是要同时 满足两个要求使用 Match 组不可能达到目的。这种情况下只能通过 Formula 来实 现。 首先给每一组创建一个变数:DQ0-DQ7.如图 3B 和图 3C 图 4B 图 4C 其次要满足第一个要求只要在每一组的网络后面输入公式:“=DQ*+/-10th ” (*=0~7)即可。要同时满足第二个要求只要在公式后面输入#(#表示的是 同时满足的意思,一个网络或 PIN PAIRS 要同时满足很多等长要求的话用#,# 后面必须要有它自己的网络或者 pin pairs 名),然后输入“=DQ*+/-100th ”(* =0~7,但不能与前一个公式中的*的内容相同)。 最后的公式如下: 第一组:=DQ0+/-10th#|\DQ0\|=DQ1+/-100th 第二组:=DQ1+/-10th#|\DQ1\|=DQ0+/-100th 第三组:=DQ2+/-10th#|\DQ2\|=DQ1+/-100th 第四组:=DQ3+/-10th#|\DQ3\|=DQ1+/-100th 第五组:=DQ4+/-10th#|\DQ4\|=DQ1+/-100th 第六组:=DQ5+/-10th#|\DQ5\|=DQ1+/-100th 第七组:=DQ6+/-10th#|\DQ6\|=DQ1+/-100th 结束语: MENTOR 公司的 Expedition PCB 布线工具为 PCB 设计工程师提供了一 个功能强大的 PCB 设计手段,通过各种等长设置,可以设计出符合各种要求的 信号时序和信号完整性,从而提高单板和系统的工作稳定性,降低开发风险和开 发成本,而当今要求满足不同时序要求的 PCB 日益增多,靠手工绕线完全满足 不了实际的要求且耗时较长,通过软件的自动绕线在就大大缩短了设计周期。本 文简单介绍了两中有特殊时序要求的等长设置方法,由于理解和掌握程度不深, 错误之处在所难免。 参考文献 [1] 俞延风 Net Tuning In Expedition pcb 中兴通讯有限公司 EDA 设计部 [2] 俞延风 How to Set Pin Package Lengths in Expedition 中兴通讯有限 公司 EDA 设计部

Top_arrow
回到顶部
EEWORLD下载中心所有资源均来自网友分享,如有侵权,请发送举报邮件到客服邮箱bbs_service@eeworld.com.cn 或通过站内短信息或QQ:273568022联系管理员 高进,我们会尽快处理。